半导体制造

加入交流群
扫码加入
获取工程师必备礼包
参与热点资讯讨论
  • 粤芯/士兰/积塔等齐发力,多个12英寸半导体项目新进展披露!
    全球半导体领域近期密集出现四大关键事件,包括德州仪器300毫米晶圆厂投产、士兰集华12英寸高端模拟芯片产线备案、粤芯半导体四期12英寸产线落地、积塔半导体增资扩产。这些事件表明,各大企业纷纷加大晶圆制造核心产能,特别是以大尺寸晶圆和特色工艺为核心,以应对日益增长的市场需求和供应链挑战。德州仪器通过自建晶圆厂增强供应链自主可控能力,士兰集华聚焦高端模拟芯片制造,粤芯半导体深化数模混合特色工艺,积塔半导体则在第三代半导体领域持续加码。这不仅展示了全球半导体行业的竞争态势,也为我国半导体产业发展提供了新的机遇与挑战。
    粤芯/士兰/积塔等齐发力,多个12英寸半导体项目新进展披露!
  • 工艺中的 Loading Effect(负载效应)是什么?
    Loading Effect 是半导体制造中因图形密度变化导致的工艺非均一性现象,常见于CVD、干法刻蚀和离子注入等步骤。例如,刻蚀工艺中图形密集区刻蚀速率慢,图形稀疏区快,导致刻蚀深度不一致。CVD沉积中图形稀疏区膜厚较厚,密集区较薄,影响器件一致性。为缓解此效应,可通过引入虚拟图形、优化气体流量和工艺参数等方式提高工艺均一性。
  • 欧洲投资银行与意法半导体签署10亿欧元协议,助力欧洲提升竞争力与战略自主权
    欧洲投资银行(EIB)与意法半导体(NYSE:STM)已签署5亿欧元融资协议,以提升欧洲竞争力与战略自主权。此举为EIB近期批准的10亿欧元信贷额度首期款项,受益方意法半导体是欧洲排名前列的半导体制造商,在意大利、法国和马耳他设有重要生产基地,服务于汽车、工业、个人电子及通信基础设施市场。 自1994年以来,EIB已支持意法半导体九个项目,累计融资约42亿欧元。本次合作将助力意法半导体在意大利和法
  • 从基恩士产品一窥半导体制造之高端精密
    半导体制造的高端精密性 半导体制造是涉及多学科、超长产业链的工业领域,属于高端精密制造业,这里的高端和精密可以概括为在微观尺度上,以极高的精度、纯净度和一致性,进行大规模、复杂结构的物理和化学制造。具体体现除了极致的微观尺度,这是最直观体现精密的地方,单位从微米到纳米,现已进入埃时代,以及超高的复杂性与集成度,一颗先进的处理器芯片如CPU/GPU可以集成数百亿个晶体管,同时向三维立体结构延伸,而制
  • wafer、die、chip之间的区别和联系?
    晶圆(Wafer)是半导体制造的基础材料,由高纯度硅制成;Die(芯粒)是从晶圆切割出来的单个功能单元,未封装;Chip(芯片)是封装后的Die,可直接使用。晶圆经过制造、测试、切割、封装和最终测试成为芯片。
    5653
    2025/11/03
    wafer、die、chip之间的区别和联系?