制程工艺

本项目专注于晶圆光刻过程的仿真，采用先进的机器人技术和自动化手段，提高精度、一致性和效率。该系统包括一个带有抓手的机械臂以及四个关键设备：加热板、旋涂机、晶圆清洗机和无掩模直接写入对准仪（MLA150），这些设备都集成在一个中央工作区周围。我们使用西门子Tecnomatix Process Simulate提供的详细3D仿真环境来建模和优化制造过程。仿真涵盖了17个相互连接的步骤，每个步骤都由可编程逻辑控制器（PLC）控制，确保操作无缝进行并保持高生产质量。该方法旨在减少人力资源，降低生产风险，并确保在制造约瑟夫森参量放大器（JPA）时达到最高质量和可靠性标准。该项目强调了数字化制造解决方案在现代光刻中的潜力，为未来的应用提供了一个可扩展且高效的模型。

4月下旬，台积电发布了一种新版本4nm制程工艺——N4C，计划在2025年上线量产。这款工艺产品的核心价值是降低了成本。虽然台积电的大部分精力都集中在其领先的制程节点上，如N3E和N2，但在未来几年，大量芯片仍将继续使用5nm和4nm制程。N4C属于该公司5nm制程系列，为了进一步降低制造成本，N4C进行了一些修改，包括重新构建其标准单元和SRAM，更改一些设计规则，以及减少掩膜层数量。通过以上改进措施，N4C能实现更小的芯片尺寸并降低生产复杂性，从而将芯片成本降低8.5%左右。

如今，芯片制造技术的竞争愈发激烈。台积电与英特尔这两大巨头在2nm到1nm制程领域竞相推出更先进的制程工艺，力图抢占市场先机。

7月27日，英特尔召开制程工艺和封装技术线上发布会。会上，英特尔CEO帕特·基辛格表示，英特尔正在通过半导体制程工艺和封装技术来实现技术的创新，并公布有史以来最详细的制程工艺和封装技术发展路线。

重重压力之下，英特尔迫切需要打开局面。