加入星计划,您可以享受以下权益:

  • 创作内容快速变现
  • 行业影响力扩散
  • 作品版权保护
  • 300W+ 专业用户
  • 1.5W+ 优质创作者
  • 5000+ 长期合作伙伴
立即加入

赛灵思

赛灵思(英语:Xilinx)是一家位于美国的可编程逻辑器件的生产商。该公司发明了现场可编程逻辑门阵列,并由此成名。赛灵思还是第一个无厂半导体公司(Fabless)。28nm时代,赛灵思提出All Programmable 的概念,从单一的FPGA企业战略转型为All Programmable FPGA、 SoC 和 3D IC 的全球领先提供商。且行业领先的器件与新一代设计环境以及 IP 完美地整合在一起,可满足客户对可编程逻辑乃至可编程系统集成的广泛需求赛灵思于1984年创建于美国加利福尼亚州的硅谷,总部位于硅谷核心的圣何塞,并在科罗拉多州、爱尔兰、新加坡 印度、中国、日本拥有分支机构 收起 展开全部

产业链 工业电子AI服务器 收起 展开全部

加入交流群
扫码加入
参与最新论坛话题和活动
  • 文章
  • 视讯
  • Xilinx 7系列FPGA架构之器件配置(四) 之多片FPGA配置
    在需要多个FPGA芯片的应用中,如果JTAG链上所有FPGA采用相同配置,可以通过“成组”加载方式同时加载;如果每个FPGA需要采用不同的配置数据流,可以通过“菊花链”加载方式或者使用外部逻辑依次加载。本文分别介绍串行配置和并行配置模式下的多片FPGA配置数据流加载方式。
  • Xilinx FPGA DDR3设计(三)DDR3 IP核详解及读写测试
    本文我们介绍下Xilinx DDR3 IP核的重要架构、IP核信号管脚定义、读写操作时序、IP核详细配置以及简单的读写测试。
    5.7万
    2024/09/23
  • Xilinx 7系列FPGA架构之时钟资源(四)
    本文我们介绍区域时钟资源。区域时钟网络是独立于全局时钟的时钟网络。不像全局时钟,一个区域时钟信号(BUFR)的跨度被限制在一个时钟区域,一个I/O时钟信号驱动一个单一的Bank。这些网络对于源同步接口设计特别有用。7系列器件中的I/O Bank与时钟区域的大小相同。为了理解区域时钟是如何工作的,理解区域时钟信号的信号路径是很重要的。
    5.4万
    2024/09/23
  • Xilinx 7系列FPGA架构之器件配置(二)
    本文我们介绍下7系列FPGA的配置接口,在进行硬件电路图设计时,这也是我们非常关心的内容,本文主要介绍配置模式的选择、配置管脚定义以及如何选择CFGBVS管脚电压及Bank14/15电压。
  • UltraFast 设计方法时序收敛快捷参考指南
    本快捷参考指南用于根据《适用于 FPGA 和 SoC 的 UltraFast 设计方法指南》(UG949) 中的建议快速完成时序收敛:初始设计检查:在实现设计前审核资源利用率、逻辑层次和时序约束。
  • Xilinx FPGA Partial Reconfiguration 部分重配置 详细教程
    Partial Reconfiguration(部分重配置)在现在的FPGA应用中越来越常见,我们这次的教程以Project模式为例来说明部分重配置的操作过程。这里我们使用的Vivado版本是2017.2,使用的例程是Vivado自带的wavegen工程,并在工程中增加一个计数器模块,如下图所示
    Xilinx FPGA Partial Reconfiguration 部分重配置 详细教程
  • Xilinx 7系列FPGA PCB设计指导(四)
    传输介质的选择,无论是PCB材料还是电缆类型,都会对系统性能产生很大的影响。尽管任何传输介质在GHz频率都是有损的,但本章提供了一些管理信号衰减的指南,以便为给定的应用获得最佳性能。
    Xilinx 7系列FPGA PCB设计指导(四)
  • Xilinx 7系列FPGA PCB设计指导(一)
    从本文开始,我们陆续介绍下有关7系列FPGA通用PCB设计指导,重点介绍在PCB和接口级别做出设计决策的策略。由于FPGA本身也属于数字集成电路,文章中的大部分设计策略及概念也可为其他数字IC电路设计提供参考。文章内容主要包括以下五个章节内容:
    Xilinx 7系列FPGA PCB设计指导(一)
  • 为何说eFPGA是最适应AI时代的计算芯片方案?
    eFPGA IP业务的发明者 自1984年以来,FPGA市场一直在增长,但未经历爆发性增长。FPGA以其硬件可编程性和高性能而被广泛应用于技术前沿,尤其在新技术和标准的早期实现和中小规模部署中发挥作用。随着数据量的爆炸性增长使得传统的处理模式受到挑战,这为FPGA行业带来了新机会,越来越多的应用将任务从CPU转移到FPGA处理,以发挥FPGA在能效和处理延迟方面的优势。 我们都知道FPGA的发明者
    6512
    2024/02/06
    为何说eFPGA是最适应AI时代的计算芯片方案?
  • 基于Xilinx K7-410T的高速DAC之AD9129开发笔记(二)
    上一篇文章我们简单介绍了AD9129的基础知识,包括芯片的重要特性,外部接口相关的信号特性等。本篇我们重点介绍下项目中FPGA与AD9129互联的原理图设计,包括LVDS IO接口设计、时钟电路以、供电设计以及PCB设计。
    基于Xilinx K7-410T的高速DAC之AD9129开发笔记(二)
  • AI+EPYC+FPGA,盘点AMD的5G战略
    引言 全球正处于一个数字化和互联网普及的时代,其中,5G技术已经成为全球通信行业的热门焦点。作为一种新的网络技术,5G所带来的高速度、低延迟和大连接数,为物联网、自动驾驶、远程医疗等新兴产业带来了广阔的发展空间。 全球科技企业正在争先恐后地开发和部署5G相关的硬件和软件解决方案,以抢占这个新兴市场的先机。在这其中,美国超微半导体公司(AMD)凭借其一贯的创新精神和深厚的技术积累,正在积极打造自己的
    3623
    2023/07/07
    AI 5G
    AI+EPYC+FPGA,盘点AMD的5G战略
  • 独立FPGA赛道已不复存在
    去年,超微半导体(AMD)顺利完成了对FPGA大厂赛灵思(Xilinx)的巨型收购,该交易价值超过300亿美元,堪称芯片业的“世纪并购”。赛灵思是FPGA的发明者,FPGA能够快速开发和成型,相较于其他标准类芯片,FPGA并不需要长达数年的开发周期。
    独立FPGA赛道已不复存在
  • 特斯拉被打脸?解读4D毫米波雷达芯片两大方向
    “跳来跳去”的特斯拉,最终回归雷达路线 在自动驾驶流派中,特斯拉一直死磕摄像头路线,坚决反对激光雷达的多传感器冗余路线。特斯拉创始人马斯克认为,激光雷达昂贵、丑陋,且没有必要,它就像是人身上长了一堆阑尾,阑尾本身的存在就基本是无意义的,如果还长一堆就太可笑了。 笔者也在2021年写过一篇文章《尴尬了,纯视觉路线特斯拉还能坚持下去吗?》讨论过这个事。 这里引用一小段:“2020年11 月12日,马斯
    特斯拉被打脸?解读4D毫米波雷达芯片两大方向
  • Xilinx FPGA Vivado 开发流程
    本系列将带来FPGA的系统性学习,从最基本的数字电路基础开始,最详细操作步骤,最直白的言语描述,手把手的“傻瓜式”讲解,让电子、信息、通信类专业学生、初入职场小白及打算进阶提升的职业开发者都可以有系统性学习的机会。
  • Xilinx FPGA时钟及I/O接口规划(二)
    Vivado®Design Suite提供了几种可能影响I/O和时钟规划的器件规划功能。例如,FPGA配置方案、约束、配置电压方式都会影响I/O和时钟规划。或者,定义与封装兼容的其他器件,以便在最终设计需要时更改FPGA器件时,可以实现无缝衔接。建议在时钟和I/O规划前定义这些特殊的属性。
  • Xilinx 7系列FPGA DDR3硬件设计规则
    本文我们介绍Xilinx 7系列FPGA DDR3硬件设计规则及约束,包括Bank选择、管脚位置约束、管脚分配、端接、I/O标准和走线长度。
  • AMD务实的新的汽车方案
    通过收购Xilinx,AMD有了进军下一代汽车架构的弹药。但到目前为止,AMD还未透露AMD/Xilinx汽车平台的细节。随着Xilinx的Zynq FPGA在市场上站稳脚跟,AMD会如何解读汽车市场?他计划如何走下一步?
    1887
    2022/12/06
  • 收购赛灵思后,AMD首推机器人自适应SOM套件
    AMD正通过与赛灵思强有力的自适应计算平台的结合,提升生产力,面向更广阔的应用市场。
  • AMD 助力 Meta Connectivity Evenstar 项目实现 4G/5G 无线电接入网解决方案
    AMD(超威,纳斯达克股票代码:AMD)今日宣布,其赛灵思® Zynq® UltraScale+™ RFSoC 已助力多款 Evenstar 无线电单元( RU)的开发工作,从而扩展 4G/5G 全球移动网络基础设施。
  • Xilinx FPGA DDR3设计(二)时钟介绍
    本文介绍Xilinx FPGA外接DDR3时钟相关参数及配置。

正在努力加载...

入驻企业中心
  • 发产品/方案/资料
  • 获取潜在客户
  • 线下实验室免费使用
  • 全产业链客户资源
立即入驻