RTL-to-Gate synthesis with Design Compiler PrimeTime SI STA analysis

课程内容：

第一节：RTL到门级网表的实现，逻辑综合流程相关介绍

第二节：STA分析以及时序分析中的crosstalk、noise、POCV相关的分析方法

课时安排：

• Design Compiler

• RTL到门级网表的设计实现概念介绍

• 逻辑综合的基本流程

• 有助于提升网表QoR的命令操作

• Design Compiler NXT 全新一代的逻辑综合工具介绍

• PrimeTime SI (PT SI):

• STA分析PT基本流程

• PT SI 的分析方法

• PT ECO相关的advanced feature介绍

工具列表：

• Design Compiler Graphical

• PrimeTime SI

讲师介绍：

Gogo Min

东南大学ASIC工程中心研究生毕业，曾参与海思麒麟芯片的设计开发，负责综合实现、STA相关工作。现任职于Synopsys，负责DC, Formality, PT相关工具的技术支持。