Supplyframe
Supplyframe XQ
Datasheet5
Component Search Engine
Findchips
bom2buy
Siemens Xcelerator
关注我们
扫码关注
获取工程师必备礼包
板卡试用/精品课
设计助手
电子硬件助手
元器件查询
首页
电路设计
企业专区
产业研究
与非原创
资讯
视频
活动
搜索
热搜
搜索历史
清空
创作者中心
加入星计划,您可以享受以下权益:
创作内容快速变现
行业影响力扩散
作品版权保护
300W+ 专业用户
1.5W+ 优质创作者
5000+ 长期合作伙伴
立即加入
电路方案
技术资料
数据手册
论坛
电路分析
拆解
评测
方案
1
WT2605XB04-C MP3语音编解码模组
2
【芳心科技】E. 单车GPS定位 毕业设计 竞赛设计 大学专业
3
【芳心科技】E. 磁场测量无线采集器
资料
1
AN13863面向 Black Sesame A1000L/A1000 处理器的解决方案
2
AN12637基于 MC33771C 和 MC33772C 的系统时序优化
3
UM3234 用户手册 如何在STM32N6微控制器上处理启动ROM
企业中心
企业入驻
官方资料
新品发布NPI
官方参考设计
厂商社区
恩智浦技术社区
RF技术社区
ROHM技术社区
ST中文论坛
新热企业
瑞萨电子
罗姆
西门子
恩智浦
贸泽电子
得捷电子
汽车电子
工业电子
人工智能
通讯/网络
新热图谱
查看更多
手机
汽车
工业机器人
XR
新闻/观察
科普/拆解
产业/互动
专题策划
最新原创
查看更多
与非观察
每周必看
与非研究院
评测拆解
可编程逻辑
MEMS/传感技术
嵌入式系统
模拟/电源
射频/微波
测试测量
控制器/处理器
EDA/PCB
基础器件
汽车电子
人工智能
工业电子
通信/网络
消费电子
医疗电子
物联网
能源与电力
热点资讯
1
2024年度本土半导体产业链并购案例及趋势分析
2
国产智算争相开启“万卡”元年,十万卡还远吗?
3
IPO折戟后,芯片初创公司们“卖身”上市
4
机械硬盘的未来在哪里?
5
2025年全球半导体产业十大看点
6
AI芯片新战役:ASIC登场,GPU失色
视讯
课程
直播
最新
1
绿色ORAN新动向:FPGA引领安全性能与功耗革命
2
爆款拆评:交流充电桩拆解,揭秘智能充电桩的内部世界
3
【来实战】嵌入式平台部署深度学习模型
原创
1
国产SoC开发板评测:拿下端侧AI
2
《创客邦》第四季No.2:开源硬件创新与电子垃圾回收交替下的绿色科技之路
3
2024年拆解热度榜TOP10:国产芯站C位,引领半导体复苏
行业活动
论坛活动
板卡申请
新热活动
查看更多
1
基于Xilinx MPSoC系列 FPGA视频教程
2
FPGA至简设计原理与应用
最新直播
首页
资讯
可编程逻辑
资讯
方案
资料
资讯
视讯
课程
直播
加入交流群
扫码加入
获取工程师必备礼包
参与热点资讯讨论
分类
全部
人工智能
医疗电子
工业电子
汽车电子
消费电子
物联网
能源与电力
通信/网络
EDA/PCB
MEMS/传感技术
可编程逻辑
基础器件
射频/微波
嵌入式系统
控制器/处理器
模拟/电源
测试测量
新鲜
热门
不限时间
不限时间
一天内
一周内
一月内
一年内
Xilinx PCIe高速接口入门实战(四)
本文介绍PCIe IP核时钟结构、PCIe板卡时钟方案及复位设计相关内容。集成块输入系统时钟信号称为sys_clk,该时钟频率必须为100MHz、125MHz或250MHz。使用的时钟频率必须与Vivado IDE中的时钟频率选择相匹配。
FPGA技术实战
86
17小时前
PCIE
xilinx
Xilinx PCIe高速接口入门实战(三)
为保证FPGA设备可以连接并被系统识别,本节讨论了PCIe基础规范和PCIe板卡电气规范的对FPGA配置时间具体要求。在PCIe的标准系统中,当系统通电时,处理器上运行的配置软件开始扫描PCIe总线以发现机器拓扑。扫描PCIe层次结构以确定其拓扑结构的过程称为枚举过程,根复合体(RC)通过向设备发起配置事务来实现枚举过程。
FPGA技术实战
360
2024/12/31
PCIE
xilinx
源码系列:基于FPGA的串口UART设计(附源工程)
串口的出现是在1980年前后,数据传输率是115kbps~230kbps。串口出现的初期是为了实现连接计算机外设的目的,初期串口一般用来连接鼠标和外置Modem以及老式摄像头和写字板等设备。串口也可以应用于两台计算机(或设备)之间的互联及数据传输。由于串口(COM)不支持热插拔及传输速率较低,部分新主板和大部分便携电脑已开始取消该接口。串口多用于工控和测量设备以及部分通信设备中。
FPGA技术江湖
476
2024/12/31
FPGA
UART
可编程晶振的关键技术——锁相环原理讲解
扬兴科技的可编程晶振利用锁相环技术,实现了核心参数的随意编程定制。这意味着客户可以根据具体需求,在1MHz~2100MHz的宽频率范围内(精确至小数点后六位)选择任意频点进行定制。
深圳扬兴科技有限公司
683
2024/12/30
可编程晶振
锁相环
源码系列:基于FPGA的自动售货机设计(附源工程)
今天给大侠带来基于FPGA的自动售货机设计,附源码。设计要求:一听饮料需要2.5美元,规定只能投入一美元,0.5美元的硬币。
FPGA技术江湖
453
2024/12/30
FPGA
自动售货机
源码系列:基于FPGA的计算器设计(附源工程)
本次的设计主要通过矩阵键盘来实现按键的加减乘除运算,通过按下有效键值来当被加数或者被除数等等,按下10 -- 13等数字来表示对应的运算符。按键键值15表示等于号。
FPGA技术江湖
567
2024/12/27
FPGA
计算器
FPGA的设计优化与DDR3的使用
fpga学徒一枚,会持续分享FPGA学习周报,也欢迎各位小伙伴指正。1.面积优化:就是在实现预定功能的情况下,使用更小的面积。通过优化,可以使设计能够运行在资源较少的平台上,节约成本,也可以为其他设计提供面积资源。
森森Techdaily
631
2024/12/26
FPGA
ddr3
I2C通信模块的设计和“AT24C64 型号的EEPROM 芯片通信”实践
I2C 是很常见的一种总线协议,使用两条线在主控制器和从机之间进行数据通信。一条是 SCL(串行时钟线),另外一条是 SDA(串行数据线)。这两条线都需要接上拉电 阻。因为仅有一根数据线,所以I2C通信是半双工的。
森森Techdaily
846
2024/12/26
EEPROM
I2C通信
源码系列:基于FPGA的音乐蜂鸣器设计(附源工程)
今天给大侠带来基于FPGA的音乐蜂鸣器设计。本设计使用的是无源蜂鸣器,也可称为声响器,原理电路图如下所示。它没有内部驱动电路,无源蜂鸣器工作的理想信号为方波,如果给直流,蜂鸣器是不响应的,因为磁路恒定,钼片不能震动发音。
FPGA技术江湖
668
2024/12/25
FPGA
蜂鸣器
源码系列:基于FPGA的中值滤波器设计(附源码)
今天给大侠带来基于FPGA的中值滤波器设计。本设计采用3*3的滑动窗口,先将3*3窗口中每一列数据进行从大到小的排序,列排序后,再对窗口中每一行的数据从大到小进行排序,之后再对窗口中对角线上的数据进行排序,得到中间值,即为9个数的中值。其示意图如下:
FPGA技术江湖
732
2024/12/25
FPGA
滤波器
鸿道Intewell操作系统的Windows实时拓展方案
鸿道Intewell作为一个国产工业操作系统,鸿道Intewell-Win为工业自动化、轨道交通、能源电力、汽车电子、仪器仪表等行业提供了一个高性能、高可靠性的实时操作系统解决方案,同时还保持了与Windows应用生态的兼容性。
-RTOS-
618
2024/12/25
RTOS
Intewell
见证 2024|九图带您回顾芯驿电子年度高光时刻
2024 年,是芯驿电子技术创新与行业合作齐头并进的一年。作为一家拥有 AUMO(专注车载智能) 和 ALINX(聚焦 FPGA 行业解决方案) 品牌的企业,我们始终以客户为中心,致力于帮助客户降低产品开发验证成本、加速产品上市周期。 AUMO 智能车载领域的创新与成长 2024 年 3 月 18 日,AUMO 成功通过了 ISO 26262:2018 功能安全 ASIL D 流程认证,标志着芯驿
ALINX 官方
706
2024/12/25
FPGA
核心板
Cadence Palladium Z3 和 Protium X3 系统
楷登电子(美国 Cadence 公司,NASDAQ:CDNS)在上半年推出了新一代 Cadence® Palladium® Z3 Emulation 和 Protium™ X3 FPGA 原型验证系统,这是一个颠覆性的数字孪生平台,基于业界卓越的 Palladium Z2 和 Protium X2 系统,旨在应对日益复杂的系统和半导体设计,加速更先进的 SoC 的开发进度。Palladium 和
与非网编辑
553
2024/12/25
芯片
FPGA
Lattice连发三款新品,巩固其在中小型FPGA市场的地位
Lattice认为,未来驱动公司业绩增长的关键点有五大方向,分别为:网络边缘AI中的推理,数据中心AI中的平台管理功能和网络安全功能,传感器到云端互联的接口转换和适配,后量子安全,以及机器人&仿真机器人中的AI功能和接口等。
夏珍
1308
2024/12/23
与非观察
FPGA
基于 FPGA Vivado 的数字钟设计(附源工程)
今天给大侠带来基于 FPGA Vivado 的数字钟设计,开发板实现使用的是Digilent basys 3。话不多说,上货。本篇掌握基于diagram的Vivado工程设计流程,学会使用IP集成器,添加 IP 目录并调用其中的IP。本篇实现了一个简单的数字钟,能实现计时的功能。由于数码管只有4位,因此本数字钟只能计分和秒。本系统的逻辑部分主要由74系列的IP构成。
FPGA技术江湖
970
2024/12/23
vivado
数字钟
ALINX 发布 AXVU13P:AMD Virtex UltraScale+ FPGA 开发平台
ALINX 正式发布 AMD Virtex UltraScale+ 系列 FPGA PCIe 3.0 综合开发平台 AXVU13P! 这款搭载 AMD 16nm 工艺 XCVU13P 芯片的高性能开发验证平台,凭借卓越的计算能力和灵活的扩展性,专为应对复杂应用场景和高带宽需求而设计,助力技术开发者加速产品创新与部署。 随着 5G、人工智能和高性能计算等领域的迅猛发展,各行业对计算能力、灵活性和高速
ALINX 官方
740
2024/12/20
FPGA
AMD
Xilinx Zynq系列FPGA实现神经网络中相关资源评估
FPGA并没有像软件那样用已有的cache,FPGA的HLS编译器会在FPGA中创建一个快速的memory architecture以最好的适应算法中的数据样式(data layout)。因此FPGA可以有相互独立的不同大小的内部存储空间,例如寄存器,移位寄存器,FIFOs和BRAMs。
FPGA技术江湖
1238
2024/12/17
FPGA
神经网络
FPGA“探花”莱迪思:2025下半年迎来“U形复苏”?
营收排名全球第三的FPGA企业莱迪思(Lattice Semiconductor)正在面临增长难题。当前,全球半导体产业在经历全行业下行周期后普遍回暖,“逆势而行”的莱迪思将如何破局?
中国电子报
1511
2024/12/17
FPGA
莱迪思
加强低功耗FPGA的领先地位
在快速发展的技术领域,从以云端为中心到以网络边缘为中心的创新转变正在重塑数据的处理和利用方式。这种转变的驱动力来自于对网络边缘人工智能、传感器与云端互连以及弹性安全日益增长的需求。 FPGA凭借其无与伦比的灵活性和性能引领着这一变革。从数据中心到网络边缘设备,这些多功能器件正被集成到广泛的应用中,实现更高效、更强大的计算解决方案。FPGA提供的加速处理能力和适应性,再加上人工智能(AI)技术的进步
与非网编辑
1179
2024/12/16
FPGA
莱迪思
32.768Khz在电路中的作用
32.768Khz频率在电路设计中被广泛采用,主要是因为其特殊的数学特性。这个频率值经过简单的分频处理,可以方便地得到各种常用的时间基准。例如,通过合适的电路对其进行15次二分频,可以精确地产生1Hz的信号,这对于以秒为单位的计时功能实现非常关键。
深圳扬兴科技有限公司
748
2024/12/16
晶体振荡器
时钟频率
正在努力加载...
热门专栏
史德志
RT-Thread工业平台引领工业4.0智能化转型,突破高端控制器国产化瓶颈
曹顺程
Teledyne全新成像技术闪亮Vision China 2024
射频学堂
不可忽视的射频器件——射频连接器概述
FPGA技术江湖
源码系列:基于FPGA的串口UART设计(附源工程)