亲，“电路城论坛”已合并升级到更全、更大、更强的「新与非网」。了解「新与非网」

论坛

 注册/登录  
收藏本版 |订阅

FPGA/DSP 今日: 0|主题: 2858|排名: 5 

版主: stanauo
新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
预览 深入浅出SSD:固态存储核心技术、原理与实战 attachment zhang1998 2021-11-17 0626 zhang1998 2021-11-17 15:32
预览 [Altium.Designer.FPGA设计指导]Altium.Designer基于FPGA嵌入式系统设计 attachment zhang1998 2021-11-17 0369 zhang1998 2021-11-17 15:29
预览 Mentor mbist lab data attachment zhang1998 2021-11-17 01526 zhang1998 2021-11-17 15:27
预览 axi总线读写通道插入一级寄存器模块verilog源码，已验证，... attachment zhang1998 2021-11-17 01592 zhang1998 2021-11-17 15:26
预览 Xilinx最新官方培训视频教程：How to use the 3 AXI Configurations，... attachment zhang1998 2021-11-17 0348 zhang1998 2021-11-17 15:24
预览 [Altium.Designer.FPGA设计指导]Altium.Designer基于FPGA嵌入式系统... attachment zhang1998 2021-11-17 0965 zhang1998 2021-11-17 15:21
预览 TSMC 0.35 标准单元库 attachment zhang1998 2021-11-17 0935 zhang1998 2021-11-17 15:20
预览 几大Foundry厂给的大量的Flash的Verilog源代码 attachment zhang1998 2021-11-17 0413 zhang1998 2021-11-17 15:14
预览 《Hardware Design Verification: Simulation and Formal Method-Based Approache... attachment zhang1998 2021-11-17 0204 zhang1998 2021-11-17 15:12
预览 《Hardware Design Verification: Simulation and Formal Method-Based Approache... attachment zhang1998 2021-11-17 0232 zhang1998 2021-11-17 15:08
预览 好东西来了！《Multi-Clock Domain data synchronization》 attachment zhang1998 2021-11-17 0196 zhang1998 2021-11-17 15:06
预览 PERL实例精解第四版中文+书签 attachment zhang1998 2021-11-17 0257 zhang1998 2021-11-17 15:04
预览 画波形图工具timegen 3.3.5破解 attachment zhang1998 2021-11-17 01079 zhang1998 2021-11-17 14:55
预览 图像信号处理器ISP和FPGA attachment zhang1998 2021-11-17 0278 zhang1998 2021-11-17 14:54
预览 Design Compiler Reference Methodology script vG-2012.06 attachment zhang1998 2021-11-17 0499 zhang1998 2021-11-17 14:47
预览 IC设计者必须会的TCL语言教程 attachment zhang1998 2021-11-17 11141 finelei2002 2021-11-17 14:26
预览 专用集成电路（中文版）（美，斯密斯著）（内含书签，... attachment zhang1998 2021-11-17 02967 zhang1998 2021-11-17 11:21
预览 夏宇闻著作：从算法设计到硬线逻辑的实现（免费！！！... attachment zhang1998 2021-11-17 0365 zhang1998 2021-11-17 11:19
预览 分享modelsim se 10.2c linux&win版+crack 百度网盘 attachment zhang1998 2021-11-17 0787 zhang1998 2021-11-17 11:16
预览 synopsys ces_sva_2006.06-SP2 lab attachment zhang1998 2021-11-17 01528 zhang1998 2021-11-17 11:14
预览 SystemVerilog Assertions Basic Tutorial attachment zhang1998 2021-11-17 0236 zhang1998 2021-11-17 11:14
预览 Cortex-M0 Tarmac 和 Verdi HWSW_Debug 使用总结 zhang1998 2021-11-17 0565 zhang1998 2021-11-17 11:11
预览 IEEE Std 1364™-2005（Verilog最新标准） zhang1998 2021-11-17 0230 zhang1998 2021-11-17 11:09
预览 完美时序Perfect Timing II book(中英文都有) attachment zhang1998 2021-11-17 0766 zhang1998 2021-11-17 11:08
预览 关于使用synopsys CoreTools 一些经验 zhang1998 2021-11-17 02156 zhang1998 2021-11-17 11:06
预览 FPGA 与 TI DSP的EMIF接口程序 attachment zhang1998 2021-11-17 0962 zhang1998 2021-11-17 11:05
预览 最经典Verilog教程《精通Verilog HDL：IC设计核心技术实例详解... attachment zhang1998 2021-11-17 1368 finelei2002 2021-11-17 11:03
预览 altium 10 crack attachment zhang1998 2021-11-17 0290 zhang1998 2021-11-17 11:03
预览 基2 8点fft verilog代码 经过modelsim仿真 attachment zhang1998 2021-11-17 0957 zhang1998 2021-11-17 11:01
预览 Systemverilog最新标准 IEEE Std 1800-2017 发布 attachment zhang1998 2021-11-17 01007 zhang1998 2021-11-17 11:00
下一页 »
1 ...272829303132333435... 96下一页
 返 回 发新帖

快速发帖

还可输入 80 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 注册/登录

本版积分规则

关闭

站长推荐上一条 /2 下一条



手机版|小黑屋|与非网

GMT+8, 2024-12-26 09:06 , Processed in 0.078582 second(s), 7 queries , MemCache On.

ICP经营许可证 苏B2-20140176  苏ICP备14012660号-2   苏州灵动帧格网络科技有限公司 版权所有.

苏公网安备 32059002001037号

Powered by Discuz! X3.4

Copyright © 2001-2024, Tencent Cloud.