100
存储器和总线架构
系统架构
主系统包括：
两个主器件：
– Cortex®-M0+ 内核
–通用 DMA
三个从器件：
–内部 SRAM
–内部 Flash
–带 AHB-APB 桥的 AHB，用于连接所有 APB 外设
系统总线（S 总线）
此总线将 Cortex®-M0+ 内核的系统总线（外设总线）连接到总线矩阵，而总线矩阵管理着内核和 DMA 之间的仲裁。
DMA 总线
此总线用于将 DMA 的 AHB 主接口连接到总线矩阵，而总线矩阵管理 CPU 和 DMA 对 SRAM、Flash 以及 AHB/APB 外设的访问。
总线矩阵
总线矩阵对内核系统总线和 DMA 主控总线之间的访问进行仲裁。仲裁采用循环调度算法。
总线矩阵由主控总线（CPU 和 DMA）和被控总线（Flash、SRAM 和 AHB-APB 桥）组成。
AHB 外设通过总线矩阵连接到系统总线，以实现 DMA 访问。
AHB-APB 总线桥 (APB)
AHB-APB 桥可在 AHB 与 APB 总线之间实现完全同步的连接。
每次芯片复位后，所有外设时钟都被关闭（SRAM 和 Flash 除外）。使用外设之前，必须先通过 RCC_AHBENR、RCC_APBENRx 或 RCC_IOPENR 寄存器使能其时钟。
