1853
本文档介绍了 NXP K32 L2B 微控制器的特性、架构和编程模型。参考手册主要面向在系统中使用或考虑使用 NXP 产品的系统架构师和软件应用开发人员。
此处提供的信息概述了 ArmCortex-M0+ MCU 的 K32 L 系列和 K32 L2B 产品系列。它还提供了本文档所涵盖的设备上可用模块的高级描述。
该器件是高度集成、市场领先的超低功耗 32 位微控制器，基于增强型 Cortex-M0+ （CM0+） 内核平台。家族导数的特点如下。
• 内核平台时钟高达 48 MHz，总线时钟高达 24 MHz
• 内存选项高达 256 KB 闪存和 32 KB RAM
• 1.71–3.6 V 的宽工作电压范围，具有全功能闪存编程/擦除/读取操作
• 环境工作温度范围为 –40 °C 至 105 °C。
该系列用作超低功耗、高性价比的微控制器，为开发人员提供合适的入门级 32 位解决方案。该系列是面向低成本、低功耗、高性能设备应用的下一代 MCU 解决方案。对于需要较长电池寿命的成本敏感型便携式应用，它非常有价值。
核心概述
Arm Cortex-M0+ 内核介绍
增强型 Arm Cortex M0+ 是 Cortex-M 系列处理器的成员，针对专注于对成本非常敏感的低功耗应用的微控制器内核。它有一个 32 位 AMBA AHB-Lite 接口，并包括一个 NVIC 组件。它还具有硬件调试功能，包括对简单程序跟踪功能的支持。该处理器支持 ARMv6-M 指令集 （Thumb） 架构，包括除 3 个 16 位 Thumb 操作码（总共 52 个）和 7 个 32 位指令外的所有操作码。它向上兼容其他 Cortex-M 配置文件处理器。
Arm Cortex-M0+ 内核具有两个总线接口： • 单个 32 位 AMBA-3 AHB-Lite 系统接口，提供与外设和所有系统存储器（包括闪存和 RAM）的连接 • 单个 32 位 I/O 端口总线，与 GPIO 接口，具有 1 周期负载和存储
SysTick Control and Status register 中的 CLKSOURCE 字段选择 core clock （当 CLKSOURCE = 1） 或 core clock的 divide-by-16 （当 CLKSOURCE = 0时）。因为 timing reference 是一个可变频率，所以 SysTick Calibration Value Register 中的 TENMS 字段始终为 0。
该器件支持标准 Arm 2 针 SWD 调试端口。
此设备上的 core 以特权和非特权级别实现。Arm 文档使用与本文档不同的术语来区分权限级别。
对 NVIC 的不可屏蔽中断请求由外部 NMI 信号控制。NMI 信号多路复用的引脚必须配置为 NMI 函数，以生成不可屏蔽的中断请求。
