2052
下表列出了主要特性，包括该系列不同成员之间的差异特性。未列出的特性适用于该系列的所有成员。
- 高效的32位56800EX数字信号处理器（DSP）引擎，采用改进的双哈佛架构：
- 三个内部地址总线
- 四个内部数据总线：两个32位主数据总线，一个16位次要数据总线和一个16位指令总线
- 32位数据访问
- 支持在同一周期中同时进行指令提取和双数据访问
- 20种寻址模式
- 核心频率为100 MHz时，每秒可执行多达1亿条指令（MIPS）
- 162个基本指令
- 指令集同时支持分数运算和整数运算
- 32位内部主数据总线支持8位、16位和32位数据移动，以及加法、减法和逻辑操作
- 单周期16 x 16位 -> 32位和32 x 32位 -> 64位乘积累加器（MAC）具有双并行移动功能
- 32位算术和逻辑多位移器
- 四个36位累加器，包括扩展位
- 并行指令集具有独特的DSP寻址模式
- 硬件的DO和REP循环
- 位反转地址模式，有效支持DSP和快速傅里叶变换算法
- 寄存器堆的完全阴影化，实现无开销的上下文保存和恢复：九个阴影寄存器对应九个地址寄存器（R0、R1、R2、R3、R4、R5、N、N3、M01）
- 指令集同时支持DSP和控制器功能
- 控制器风格的寻址模式和指令，可实现紧凑的代码
- 增强的位操作指令集
- 高效的C编译器和局部变量支持
- 软件子程序和中断堆栈，堆栈深度仅受内存限制
- 中断级别的优先级设置
- JTAG/增强片上仿真（OnCE）可进行非侵入式、实时调试，与处理器速度无关。
