空间应用的电路设计必须解决影响专用集成电路(ASIC)性能的恶劣辐射环境。如果单个高能粒子撞击敏感的电路节点,就会破坏集成电路。随着特征尺寸的缩小和时钟速度的提高,影响变得更加显著。半导体制造商有多种技术来减少或消除单事件效应(SEE)。一些解决方案包括工艺修改,以减少(但不能消除)SEE。在这里,我们将回顾设计强化辐射(RHBD)方法,以提高对单事件干扰的免疫力:三模冗余(TMR)和自恢复逻辑(SRL)。这两种方法都具有相似的特性,可以为asic中的单事件干扰(seu)提供容错。然而,本文揭示了SRL设计在seu耐受性、系统性能、晶体管数量和功率方面远远超出了TMR。
简而言之,对于要求容错、性能和低功耗的RHBD设计,SRL是超越TMR的一步。最后,在本文的结论中,表明传统的SEU容差设计无法在高速运行的电路中提供SEU容差;因此,如果需要SEU容忍度,只有两种选择:TMR和SRL。SRL在此被证明是优越的。