SH-4 CPU核心特性
本手册介绍了SH-4 CPU内核的体系结构。核心是一个高度封装的设计组件,可以集成到任何产品中,因此您在本手册中找不到时钟速度、系统设施、引脚或类似数据的参考。有关此信息,请参阅相应产品的数据表和/或系统架构手册。
SH-4是一款32位RISC(精简指令集计算机)微处理器,其目标代码与Hitachi SuperH SH-1、SH-2、SH-3和SH-3E微型计算机向上兼容。它包括一个指令缓存、一个可以在回写和直写模式之间切换的操作数缓存、一条4条全关联指令TLB(翻译后备缓冲区)和一个具有64条全关联共享TLB的MMU(内存管理单元)。
与32位指令相比,SH-4的16位固定长度指令集使程序代码大小减少了近50%。
SH-4 200系列包括一个增强模式,该模式支持双向集合关联指令和操作数缓存(而不是在默认兼容模式下运行时,如SH-4 100系列和SH-4 200序列那样直接映射)。特别是,SH4-202有一个32KB的双向操作数缓存和一个16KB的双向指令缓存。通电时,这相当于16KB的直接映射操作数缓存和8K字节的直接映射指令缓存。