为了避免使用额外的硬件,I2S解决方案可以完全由固件实现,但这会给CPU带来巨大的负载。本申请说明中提出的SPI到I2S桥接解决方案是用非常低成本的硬件(约1美元)制成的,使用具有小于32个宏单元和最小固件开销的CPLD。仅使用一个定时器(一个输出比较)、6个GPIO和DMA外围设备。STR75x和STR91x上可用的DMA允许CPU完全自由执行其他任务,在STR71x上,32 MHz MCLK频率下的CPU负载为3.9%。在Thumb模式下,占用空间小于5 KB。
本申请说明中描述的示例CPLD是为STR71x和STR750微控制器构建的,但可以很容易地针对STR91x或STM32进行定制。