56F826 - Data Sheet

56F826是基于56800核心的处理器系列的一员。它将数字信号处理器（DSP）的处理能力和微控制器的功能以及一组灵活的外设集成在一个芯片上，为通用应用提供了极具成本效益的解决方案。由于其低成本、配置灵活性和紧凑的程序代码，56F826非常适用于许多应用。

56F826包括许多外设，特别适用于噪声抑制、ID标签读取器、超声/次声检测器、安全访问设备、远程计量、声音警报、POS终端和功能手机等应用。

56800核心基于哈佛式体系结构，由三个并行运行的执行单元组成，每个指令周期可进行多达六个操作。微处理器风格的编程模型和优化的指令集可直接生成高效、紧凑的DSP和MCU应用代码。该指令集对于C/C++编译器也非常高效，可实现快速开发优化的控制应用程序。

56F826支持从内部或外部存储器执行程序。每个指令周期可以从芯片上的数据RAM访问两个数据操作数。根据外设配置，56F826还提供两条外部专用中断线和最多46个通用输入/输出（GPIO）线。

56F826控制器包括31.5K个16位字的程序闪存和2K个字的数据闪存（通过JTAG端口可编程），以及512个字的程序RAM和4K个字的数据RAM。它还支持从外部存储器执行程序。

56F826集成了总共2K个字的引导闪存，方便客户添加可现场编程的软件例程，用于编程主要的程序和数据闪存存储区域。程序和数据闪存存储器可以独立进行批量擦除或按页擦除，每页大小为256个字。引导闪存存储器也可以进行批量擦除或按页擦除。

该控制器还提供了一套完整的标准可编程外设，包括一个同步串行接口（SSI）、一个串行外设接口（SPI）、选择第二个SPI或两个串行通信接口（SCI）的选项，以及一个四路定时器。如果不需要定时器功能，SSI、SPI和四路定时器也可以用作通用输入/输出（GPIO）。