Wareleo基于Cadence的STM32F103项目实战视频（8.76GB）

俗话说得好，高手们都是用大量的PCB设计“堆”出来的；另一方面更需要有“武功秘籍”。 在PCB设计领域，真正的高手能够将PCB设计做成一件艺术品。那么高手们是如何锻炼而成的呢？一方面需要自己的勤奋实践，本课程由长期在业界著名设计公司从事第一线的高速电路设计开发工程师Wareleo（李增）讲解。

课程中有大量的高速电路设计技巧、方法和思路，可以让小白少走弯路，短时的设计水平突飞猛进，让熟手的技巧设计水平更上一筹。以实际的高速PCB设计为主线，对Cadence中的各功能模块进行了详细讲解，手把手教会如何进行高速内存DDR内存PCB的布局布线全过程， 结合实际工作中的案例，并加以辅助分析。

课程简介：

1. 采用一个STM32F103的4层电路板设计案例来讲解了在Cadence平台下的原理图设计和PCB设计的实现方法和系列操作。

2. 其中穿插讲述了OrCAD原理图工具的使用方法和STM32F103硬件设计外围电路配置方法，芯片的使用等内容。力增用一个从无到有的设计方式，从原理图的设计构思开始，从原理图设计到错误检查，网络表生产，封装库制作，同步进入PCB，布局，规则，布线，文件输出的操作全流程。

3. 帮助大家能快速切换到Cadence的设计平台上，活学活用好Cadence系列工具技巧技能，快速应用到项目中去。

4. 本套视频教程，提供技术支持，后续更多视频等的获取请加入QQ：2992915029，欢迎大家添加进行技术交流讨论交流等。

课程目录：（本课程一共11节，请至课程目录处观看视频）

1. OrCAD原理图工具的使用

2. 使用OrCAD进行STM32F103硬件原理图设计

3. 使用OrCAD进行STM32F103硬件原理图封装设计和手册阅读

4. 使用OrCAD进行STM32F103硬件原理图错误检查&BOM生成&网络表输出

5. Package Designer封装库制作和封装关联同步输出网络表

6. Allegro平台下网络表同步和常见的网络表错误排错检查与修改

7. 从OrCAD同步到Allegro平台存在封装错误的解决办法

8. Allegro平台下PCB设计的布局思路和同步模块布局方法与实现

9. Allegro平台下PCB面积缩小按照模块布局的操作与规则设置

10. Allegro平台下PCB设计布线的操作方法和布线思路操作

11. Allegro平台下布线的修改与内外层铜皮的分割与文件的优化输出

适用人群：

在校电子类的大学生、Layout工程师、电子工程师、硬件工程师、EMC/SI/PI工程师、信号仿真工程师及有志从事电子电路PCB设计的开发人员等。