点赞
评论
分享

复制链接

新浪微博

微信/QQ扫码

免费

课程章节

1

01 基于明德扬课程的GVIM教程

时长 27:49

试看
2

02 利用GVIM制作模板

时长 06:58

初级

潘文明至简设计法系列教程高效的verilog设计模板

2017/07/25 作者：mdykj

84

阅读需 1 分钟

加入交流群

扫码加入
获取工程师必备礼包
参与热点资讯讨论

多用模板有利于我们节省时间。明德扬的模板，包含了至简设计法的计数器、状态机、FIFO和模块结构等，这些是RTL代码最常见的部分。使用这些模板的时候，工程师只需按顺序填空，就能快速地进行设计，可节省大量时间。

原创声明：本文为mdykj原创内容，未经书面授权，不得以任何方式加以使用。转载合作

人工客服
（售后/吐槽/合作/交友）

相关推荐

EDA程序设计-数字跑表
白茶丫
261
11/13 08:57 方案
基于FPGA开发的EP4CE6E22C8 FPGA最小系统（原理图和PCB图文件）
无限星空
5473
07/12 13:31 方案
基于DSP+FPGA开发的4层板设计一个FPGA+DSP的视频处理的板子（原理图+PCB图
无限星空
4490
07/12 13:30 方案
AI 加速卡电源定时系统
瑞萨电子
3060
2022/06/23 方案
瑞萨RZ系列-RZ/G2L处理器核心板-64位MPU开发板-米尔电子
米尔电子
3874
2023/11/09 方案
虹科方案丨如何测试与验证复杂的FPGA设计
虹科技术
3993
2023/09/25 方案
快速上手面向成本敏感型应用的开发利器：ZU 系列
安富利
2.6万
03/22 17:46 直播

电子产业图谱

mdykj

TA的热门作品