加入星计划,您可以享受以下权益:

  • 创作内容快速变现
  • 行业影响力扩散
  • 作品版权保护
  • 300W+ 专业用户
  • 1.5W+ 优质创作者
  • 5000+ 长期合作伙伴
立即加入

logo

logo
  • 点赞
  • 2
  • 分享
免费
课程章节
  • 课程介绍
  • 相关文件
  • 相关推荐
  • 电子产业图谱
申请入驻 产业图谱
初级

FPGA常见IP(FIFO,ddr3,qdrII +,aurora)的使用及设计技巧

2014/05/01
37
  • 2评论
阅读需 1 分钟
加入交流群
扫码加入
获取工程师必备礼包
参与热点资讯讨论

课程简介:

本课程针对FPGA中常用IP核,如FIFO,ddr3 controller,qdrII+ controller,aurora,RapidIO Gen2等在使用设计过程中遇到的问题和技巧进行归纳总结。内容包括:Verilog Coding过程常见的错误;ISE中将代码封装成IP核的方法;Standard FIFO和FWFT FIFO的应用比较;设计DDR3 SDRAM 控制器和QDRII+ SRAM控制器的注意事项;Aurora协议的关键技术;RapidIO Gen2 IP核开发例程。

注:成功购买该课程后,可以在课程学习页面免费下载《基于FPGA的数字信号处理(第2版)》电子书(第一小节)

  • 基于fpga的数字信号处理(第2版).rar
    描述:基于fpga的数字信号处理(第2版).rar

相关推荐

电子产业图谱