Supplyframe
Supplyframe XQ
Datasheet5
Component Search Engine
Findchips
bom2buy
Siemens Xcelerator
关注我们
扫码关注
获取工程师必备礼包
板卡试用/精品课
设计助手
电子硬件助手
元器件查询
资讯
设计资源
技术应用
产业研究
直播
课程
社区
企业专区
活动
搜索
热搜
搜索历史
清空
创作中心
加入星计划,您可以享受以下权益:
创作内容快速变现
行业影响力扩散
作品版权保护
300W+ 专业用户
1.5W+ 优质创作者
5000+ 长期合作伙伴
立即加入
推荐
文章
视讯
原创
推荐
电路方案
技术资料
原厂资料
原厂参考设计
新品发布
电路分析
拆解
评测
产业推荐
产业地图
研究报告
供需商情
产业图谱
汽车电子
工业电子
消费电子
通信/网络
半导体
与非网论坛
NXP社区
RF社区
ROHM社区
ST中文论坛
企业中心
企业入驻
行业活动
板卡申请
首页
课程
夏宇闻教授verilog视频教程(下)
点赞
1
分享
复制链接
新浪微博
微信/QQ扫码
免费
立即购买
课程章节
1
如何用quartus调取RAM
时长 09:59
试看
2
顶层测试verilog模块
时长 08:39
3
数字逻辑的构成
时长 12:59
4
组合逻辑-八位数据通路控制器
时长 14:05
5
八位三态数据通路控制器
时长 09:53
6
静态随机存储器(SRAM)
时长 03:04
7
开关逻辑
时长 06:14
8
全局时钟王和平衡树结构
时长 04:48
9
避免冒险竞争和流水线
时长 06:50
10
为什么要设计有限状态机(1)
时长 18:52
11
为什么要设计有限状态机(2)
时长 26:07
12
verilog设计举例(1)
时长 20:55
13
verilog设计举例(2)
时长 11:46
14
verilog设计举例(3)
时长 18:55
15
verilog设计举例(4)
时长 38:06
16
fpga设计中不同抽象级hdl的模型
时长 07:38
17
时序逻辑设计要点
时长 13:26
18
fpga设计中顶层测试verilog模块
时长 02:13
19
fpga设计中不同抽象级hdl的模型
时长 07:38
课程介绍
相关推荐
电子产业图谱
申请入驻
产业图谱
夏宇闻教授verilog视频教程(下)
初级课程
2014/04/10
作者:
至芯科技
10
加入交流群
扫码加入
获取工程师必备礼包
参与热点资讯讨论
课程简介:
夏宇闻教授原创视频,初学者掌握
verilog
基本原理的法宝
原创声明:本文为至芯科技原创内容,未经书面授权,不得以任何方式加以使用。
转载合作
人工客服
(售后/吐槽/合作/交友)
verilog
可编程逻辑
相关推荐
手把手教你用Verilog在FPGA上实现CNN
课程
IC_菌
9956
2022/08/22
FPGA打砖块小游戏
文章
FPGA技术江湖
1445
2024/12/06
emacs中怎样折叠Verilog代码
文章
陈锋
740
2024/11/10
FPGA新手,准备FPGA大赛AMD基础赛道如何选型?
文章
FPGA技术江湖
2172
2024/10/28
介绍几个用emacs写verilog的好用的插件
文章
陈锋
2059
2024/10/17
Verilog HDL 会被淘汰吗?
文章
FPGA技术江湖
1339
2024/10/08
写 Verilog 如何做到心中有电路?
文章
FPGA技术江湖
1028
2024/09/10
电子产业图谱
查看更多
手机
汽车
工业机器人
XR
至芯科技
TA的热门作品
FPGA usb 2.0课程体系
FPGA图像视频处理培训
FPGA零基础入门到精通视频教程
夏宇闻教授verilog视频教程(下)
至芯FPGA初级班视频
查看更多