基于multisim仿真的数字钟整点报时设计（仿真图、论文）

基于multisim仿真的数字钟整点报时设计（仿真图、论文）

(1) 设计该课题所需的六十进制、二十四进制。
(2) 设计数码管译码显示电路。
(3) 设计秒与分、分与时之间的进位控制电路。
(4) 设计整点提醒电路。
(5) 设计手动校时电路。

整体电路共分为五大模块： 脉冲产生模块、 计时模块、译码显示模块、 整点报时模块、 校时模块。

主要由555定时器器、秒计数器、分计数器、时计数器、 BCD-七段显示译码 / 驱动器、 LED七段显示数码管、时间校准电路构成以及各种门电路。

数字钟数字译码显示部分，采用共阴译码器与共阴极数码管串联电路，将译码器、 七段数码管连接起来之间串个组排，组成十进制数码显示电路， 即时钟显示。要完成显示需要 6 个数码管， 八段的数码管需要译码器将计数信号译码成BCD码才能显示，然后要实现时、分、秒的计时需要 60 进 制计数器和 24 进制计数器，脉冲发生电路则有555定时器构成的多谐振荡电路。 60 进制则由 10进制和 6 进制的计数器串联而成，。 计数器的输出分别经译码器送显示器显示。

计时出现误差时，可以用校时电路校 时、校分。校时电路由复位按钮构成，复位按钮按下产生手动脉冲，从而调节计数器，实现校时。

整点报时电路则有门电路构成的判断模块对时计时和分计时的输出进行判断，从而实现整点报时。

完整资料下载或者技术支持，请添加联系方式：
QQ：2705466752（资料需付费）