带有HLS的FPGA的UART发送

该项目在HLS中实现了UART发送逻辑设计。

硬件组件：

Digilent Basys 3×1个

USB-A转Micro-USB电缆×1个

软件应用程序和在线服务：

Vivado Design Suite HLx版本

UART是一种用于串行通信的旧机制，至今仍在数个电子板和计算平台中使用。用HDL语言实现它并不是一件容易的事，可以看作是大学的作业。在这里，我将以这个例子为例，说明在HLS中实现它是多么容易和有趣。

因此，从概念上讲，这是一个微不足道的项目；但是，它对HLS感兴趣的人很有启发性。

现在是项目定义：下图显示了项目的简单结构。

我们在FPGA中的设计接收8位数据，每按一次按钮，它就会将其发送到计算机，以显示在串行终端中。

Basys3板上的八个滑动开关用于输入一个字节的数据（例如字母或符号的ASCII码）。同样，UP按钮用作发送控制键。

设计很简单，它应该接收数据，然后在其上添加一个“ 0”起始位和一个“ 1”终止位，最后它应以9600 bit / s的波特率发送出去。

由于Basys3板具有100MHz的时钟信号，因此可以使用简单的for循环生成波特率时钟信号。