描述
此高速多通道数据采集参考设计可实现最佳的系统性能。系统设计人员需要考虑关键的设计参数,如高速多通道时钟生成功能的时钟抖动和偏斜(这会影响整个系统的 SNR、SFDR、通道间偏斜和确定性延迟)。此参考设计演示了一种多通道 AFE 和时钟解决方案,采用具有 JESD204B 的高速数据转换器、高速放大器、高性能时钟和低噪声电源解决方案,可实现最佳的系统性能
特性
适用于高性能接收器的 3.2Gsps 1.5GHz 多通道高速模拟前端
通道间的时钟偏斜小于 5ps
符合 JESD204B 标准的多通道时钟解决方案
可扩展的平台,适用于具有引脚兼容性的 ADC12DJxx00 系列
支持 TI 的高速转换器和采集卡 (TSW14J56/TSW14J57)
阅读全文