加入星计划,您可以享受以下权益:

  • 创作内容快速变现
  • 行业影响力扩散
  • 作品版权保护
  • 300W+ 专业用户
  • 1.5W+ 优质创作者
  • 5000+ 长期合作伙伴
立即加入

实现最佳系统 SNR、SFDR 和 ENOB的时钟解决方案

2018/11/20
64
服务支持:
技术交流群

完成交易后在“购买成功”页面扫码入群,即可与技术大咖们分享疑惑和经验、收获成长和认同、领取优惠和红包等。

虚拟商品不可退

当前内容为数字版权作品,购买后不支持退换且无法转移使用。

加入交流群
扫码加入
获取工程师必备礼包
参与热点资讯讨论
  • 方案介绍
  • 相关文件
  • 相关推荐
  • 电子产业图谱
申请入驻 产业图谱

描述

高速多通道应用需要低噪声、可扩展且可进行精确通道间偏斜调节的时钟解决方案,以实现最佳系统 SNR、SFDR 和 ENOB。此参考设计支持在菊链配置中增加 JESD204B 同步时钟。此设计可提供多通道 JESD204B 时钟,采用 TI LMK04828 时钟抖动清除器和带有集成式 VCO 的 LMX2594 宽带 PLL,能够实现低于 10ps 的时钟间偏斜。此设计经过 TI ADC12DJ3200 EVM 在 3GSPS 环境中检测,具有改善的 SNR 性能,通道间偏斜低于 50ps。本文对所有重要设计理论都进行了阐释说明,可指导用户完成器件选择流程和设计优化。最后,此设计还包含原理图、板布局、硬件测试和测试结果。

特性

高频 (GSPS) 采样时钟生成

符合 JESD204B 标准、具有高通道数且可扩展的时钟解决方案

适用于射频采样 ADC/DAC 的低相位噪声时钟

可配置相位同步,可在多通道系统中实现低偏斜

支持 TI 高速转换器和采集卡(ADC12DJ3200EVM、TSW14J56/TSW14J57)

  • 原理图.pdf
    描述:原理图
  • 设计文件.rar
    描述:设计文件
  • 设计指南.pdf
    描述:设计指南

相关推荐

电子产业图谱