工作原理:在实际的数字系统中往往包含大量的存储单元,而且经常要求他们在同一时刻同步动作,为达到这个目的,在每个存储单元电路上引入一个时钟脉冲(CLK)作为控制信号,只有当 CLK 到来时电路才被“触发”而动作,并根据输入信号改变输出状态。
触发器的电路图由逻辑门组合而成,其结构均由 R-S 锁存器派生而来(广义的触发器包括锁存器)。触发器可以处理输入、输出信号和时钟频率之间的相互影响。
工作原理:在实际的数字系统中往往包含大量的存储单元,而且经常要求他们在同一时刻同步动作,为达到这个目的,在每个存储单元电路上引入一个时钟脉冲(CLK)作为控制信号,只有当 CLK 到来时电路才被“触发”而动作,并根据输入信号改变输出状态。
触发器的电路图由逻辑门组合而成,其结构均由 R-S 锁存器派生而来(广义的触发器包括锁存器)。触发器可以处理输入、输出信号和时钟频率之间的相互影响。