583
2022 年 11 月 17 日 - 嵌入式开发软件和服务的全球领导者 IAR Systems® 宣布其最新版本的 IAR Embedded Workbench for RISC-V 3.11版现已完全支持 Andes Technology（晶心科技）旗下 AndeStar™ V5 RISC-V 处理器的 CoDense™ 扩展。CoDense™ 是处理器 ISA（指令集架构）的专利扩展，能够帮助 IAR 的工具链生成紧凑的代码，从而节省目标处理器上的闪存，而在之前版本中已实现支持的 AndeStar™ V5 DSP/SIMD 和性能扩展则有助于提供更高的应用性能。AndesCore™ RISC-V CPU IP 推出后不久，IAR Systems 就率先适配支持，以便为客户提供完整的开发工具链，包括强大的 IAR C/C++ 编译器™ 和全面的调试器（符合 ISO 26262 的功能安全认证版本也有全面的调试器）。
晶心科技是 RISC-V International的创始成员之一，也是高性能/低功耗 32/64 位嵌入式处理器 IP 解决方案的领先供应商。此次晶心科技和 IAR Systems 联合推出的解决方案及其强大的安全应用设计方法将帮助客户加速开发，包括认证过程，从而加快他们的产品上市时间。AndeStar™ V5 中新加入的 CoDense™ 扩展是 Andes 在可扩展 RISC-V 标准指令基础上扩展的代码量压缩功能。该扩展功能已经在使用 AndeStar™ V3 处理器的超过 100 亿颗 SoC 中得到了验证。除了对 CoDense™ 的支持，最新 3.11 版本的 IAR Embedded Workbench for RISC-V 还将支持带有“P”扩展的 0.9.11（Packed-SIMD 指令的标准扩展）以及增强的 SMP（对称多处理）和 AMP（非对称多处理）多核调试。此外，开发人员肯定会喜欢专门为 Visual Studio Code 开发的新 IAR Build 和 IAR C-SPY Debug 扩展，方便他们利用 IAR Systems 的强大工具，在 Visual Studio Code 编辑器中构建和调试他们的代码。
久经考验的 IAR Embedded Workbench 以其一流的代码体积优化功能，在众多 RISC-V 开发者中久负盛名，旨在帮助企业使用体积更小的芯片或为现有平台增加更多的功能。由于代码是利用工具链的先进优化技术生成的，因此在 EEMBC 认证实验室的 CoreMark 测试中，其表现出令人信服的快速代码和行业领先的性能。内含的 C-SPY 调试器使开发人员能够完全实时地控制应用，其中包括使用复杂的断点、Profiling、代码覆盖、带有中断的时间线和功耗记录。而完全集成的代码分析工具确保代码能够符合特定的标准，如 MISRA C（2004 年和 2012 年），以及最佳编程实践，如CWE 和 CERT C 安全编码标准。此外，还有功能安全开发认证版本的 IAR Embedded Workbench for RISC-V，该版本配有安全报告和安全指南，适用于十个不同的标准，例如汽车或工业应用。
晶心科技总裁兼首席技术官 Charlie Su 博士表示： “我们很高兴 IAR Systems 能为 AndeStar™ V5 RISC-V 处理器提供全面的支持，特别是对专利 CoDense™ 扩展的增强。CoDense™ 将代码密度大幅增加了两位数，因此受到 MCU 或 IoT 应用的欢迎。我们预计 IAR Embedded Workbench 与 AndeStar™ V5 RISC-V 扩展的强强联手，能为 RISC-V 社区提供高达 30% 的性能提升。”
IAR Systems 首席技术官 Anders Holmberg 表示：“得益于与晶心科技的密切合作，我们很早就为 AndeStar™ V5 DSP/SIMD 和性能扩展提供了支持，现在又将完全支持 Andes CoDense™，在 RISC-V C 扩展之上实现了代码量的压缩。在代码尺寸和性能之间取得平衡，将大幅提升产品或项目的总投资回报率。有了 CoDense™ 的支持，我们将赋能用户，帮助他们实现这种平衡。”
