570
全球先进的自动测试设备供应商泰瑞达（NASDAQ:TER）宣布，受邀出席SEMICON China 2022于11月2日举办的半导体制造与先进封装论坛活动，在向与会嘉宾解读了系统级测试（简称SLT）在电子行业创新中的卓越表现的同时，还分享了泰瑞达在推进系统级测试采用方面所扮演的重要角色。
本届半导体制造与先进封装论坛邀请到了全球半导体产业链的代表领袖和专家，旨在从关键工艺、设备材料、封装测试等多角度探讨半导体制造与先进封装的整体系统解决方案。作为先进的全自动测试设备供应商，泰瑞达全球副总裁徐建仁先生、中国区现场应用技术支持经理杨雪芳女士共同参与了本次论坛。论坛中徐建仁先生以视频的方式发表了题为《推动系统级测试采用率不断提高》的演讲，杨雪芳女士出席现场为大家作演讲补充发言。徐建仁先生指出采用SLT策略能够大幅提升芯片系统质量水平，同时缩短芯片制造周期，是当前芯片供应商快速实现高良品率的理想选择。
强劲的半导体需求之下，需要SLT策略击破芯片多边形挑战
在半导体晶体管尺寸不断缩小、芯片功能日益复杂的趋势下，测试已成为产品落地生产前的关键一环。同时，随着人们对电子设备极致的智能化需求，芯片供应商正在将更多功能压缩到给定芯片中，这使工艺技术已经无限接近极限。尽管如此，芯片厂商仍然需要尽早交付新工艺产品，并在保障良品率的同时采用更前沿的封装技术来提高晶体管密度和性能，满足应用创新需求。
在这种情势下，使用SLT策略能够以低成本策略帮助芯片厂商应对挑战。SLT是以与最终用途紧密匹配的方式对产品进行的功能测试，其“系统”部分在定制的系统级测试板上实现。因此，这种策略有助于防止故障漏检，确保芯片达到所需的高质量水平。此外，SLT是在尽可能靠近终端应用的场景运行设备，所以也有助于缩短产品的上市时间。
徐建仁先生讲到，SLT之所以是一个出色的解决方案，归根结底在于成本。对于高常规质量级别要求，SLT策略的经济效益在于发现合理百分比的故障，而非ATE系统擅长的捕捉晶体管级设计参数故障。它能够查找ATE无法测试的区域或同时刺激芯片及其外围的多个IP模块造成的缺陷。相对于ATE系统，单个SLT系统的成本可能并不具备优势，但其胜在并测性能高，因此提升并行测试效率是保持SLT低成本的关键。
对于晶圆测试早期和封装过程的故障捕捉，ATE系统表现更佳，但这并不是一种经济的解决办法。通过把SLT与ATE相结合，将SLT添加到现有ATE测试流程后，能够有效提高缺陷检测覆盖率，捕捉最后0.00xx%的故障，实现最低可能的逃错率。
发挥领导者优势，持续推进SLT策略应用
在复杂度继续呈指数增长且任务关键型应用数量不断增长的情况下，合理部署SLT对于保证芯片的质量和控制成本是十分有必要的。泰瑞达作为半导体测试领域的头部企业，致力于将存储自动化架构和专业知识与半导体测试知识相结合，并借助旗下Titan平台可将差异化的SLT自动化和测试解决方案呈现在用户面前，帮助用户解决测试方面的难题。
徐建仁先生在演讲的最后表示，SLT是ATE测试设备触达市场的补充测试步骤和扩展，它的增长源于人们对芯片质量需求的持续增加，以及关键任务电子应用场景的提升和上市时间窗口的不断缩小。泰瑞达在SLT领域拥有广泛而专业的技术和适用的工具，可以为客户提供支持整个测试生命周期的解决方案，这有助于其在最优的时间内实现高产量规模，从而在快速变换的市场中保持领先优势。
