636
2022年3月底，中国一站式IP和芯片定制及GPU赋能型领军企业芯动科技宣布，率先推出国产自主研发物理层兼容UCIe标准的IP解决方案——Innolink™ Chiplet。据悉，这是国内首套跨工艺、跨封装的Chiplet（芯粒）连接解决方案，且已在先进工艺上量产验证成功。
3月初英特尔等十家行业巨头共同推出UCle后不到三周，芯动科技就推出了国产自主研发物理层兼容UCIe标准的IP解决方案。芯动技术总监兼Chiplet架构师高专表示：“芯动科技在Chiplet互联技术领域耕耘多年，积累了大量的客户应用需求经验，并且和英特尔、台积电、三星、美光等业界领军企业有着密切的技术沟通和合作探索。我们两年多前就开始了Innolink™ 的研发工作，并在2020年Design Reuse的全球会议上首次向业界公开了Innolink™ A/B/C技术，率先明确了Innolink™ B/C基于DDR的技术路线。得益于正确的技术方向和超前的布局规划，Innolink™ 的物理层与UCIe的标准保持了一致，并最终成为国内首发、世界领先的兼容UCIe标准的Chiplet解决方案。”
资料图-高专在2021国产IP与定制芯片生态大会上演讲
高专称，“UCle发布时我们就注意到，UCIe规范中有标准封装和先进封装两种规格，并且这两种规格同芯动科技的Innolink™ B和C在思路和技术架构非常类似，都是针对标准封装和先进封装单独定义IO接口，都是单端信号，都是forward clock。基于Innolink™ B/C，芯动科技迅速发布了兼容UCIe两种规格的IP产品，可以赋能国内外芯片设计公司，帮助他们快速推出兼容UCIe标准的Chiplet产品。”
据高专介绍，围绕着Innolink™ Chiplet IP技术，芯动同时还提供封装设计、可靠性验证、信号完整性分析、DFT、热仿真、测试方案等整套解决方案。
为何芯动能准确地把握Chiplet技术方向，前瞻性地完成设计验证，与后来推出的UCIe技术方向一致？在高专看来，这和芯动在Chiplet技术领域的深厚积累和授权量产方面的持续领先是分不开的，“Innolink™背后的技术极为复杂，但芯动掌握了高速SerDes、GDDR6/6X、LPDDR5/DDR5、HBM3、基板和Interposer设计方案、高速信号完整性分析、先进工艺封装、测试方法等等世界领先的核心技术，并且经过大量客户需求落地和量产验证迭代，所以才能‘博观而约取，厚积而薄发’。”
据了解，芯动的Chiplet连接解决方案已在先进工艺上量产验证成功，支持了高性能CPU/GPU/NPU芯片的异构实现。在2021年11月底，芯动科技发布了国内第一款4K多路高性能显卡——“风华1号”GPU，其中的B型卡就是通过Innolink™ Chiplet技术，将多颗GPU联级，实现了性能翻倍。
UCIe联盟的成立对Chiplet技术有哪些影响？在高专看来，基于DDR技术路线的UCIe作为一个开放的、行业通用的Chiplet的高速互联标准，它可以实现小芯片之间的封装级互连，具有高带宽、低延迟、低成本、低功耗、灵活性强等优点，技术上独树一帜，标准化实现互联互通，能够满足包括云端、边缘端、企业级、5G、汽车、高性能计算和移动设备等在内的整个计算领域，对算力、内存、存储和互连日益增长的高需求。“通俗来讲，UCIe是统一标准后的Chiplet，具有封装集成不同Die的能力，这些Die可以来自不同的晶圆厂，也可以是采用不同的设计和封装方式。这种标准对Chiplet非常有意义，它通过DDR技术路线的统一，实现了更强的赋能。”
高专认为：“Chiplet技术对当前突破AI和CPU/GPU等大型计算芯片的算力瓶颈具有重要战略意义，也是解决我国高质量发展进程中晶圆工艺‘卡脖子’难题的关键技术之一”，他举例称，“大家可以看到，无论是英特尔在ISSCC 2022呈现的Ponte Vecchio芯片，还是前些天苹果公司发布的M1 Ultra芯片，都使用了Chiplet技术，而且AMD的Chiplet CPU也被证明是非常成功的产品。”
高专呼吁，就目前来看，UCIe规范在软件协议层还有物理层都比较切合Chiplet的应用场景，国内公司可以积极参入UCIe生态，积极推出具有竞争力的基于UCIe的产品，“长期来说，国内芯片公司需要不断增强在高性能计算芯片领域的实力，通力合作，拿出一流的chiplet产品。当我们芯片产品和芯片生态足够强大了，才有机会参与规范制定。”
