EDG夺冠了！EDA也夺冠了，这个冠军还解决了一项芯片难题

1：比赛

上周末，EDG夺冠了，很振奋！

基本上也在同时，另一个中国的青年团队也夺冠了。

巧了，也是5人组合。三个学生，两个指导老师。

这个夺冠比赛是ICCAD contest，这个比赛是EDA领域电子设计自动化的最高赛事。

这次夺冠的青年团队是华中科技大学团队。

ICCAD的CAD竞赛是一项具有挑战性的研发竞赛，重点关注电子设计自动化（EDA）领域的先进现实问题。

自2012年成立以来，ICCAD的CAD竞赛每年吸引了100多个团队，促进了产学合作，并在顶级会议和期刊上发表了数百篇论文。

它向全球多人团队开放。每年组委会都会在工业公司提供的不同主题领域公布三个具有挑战性的问题。

这场竞赛无疑促进了EDA研究，并不断增强其影响力。

2021 CAD Contest @ ICCAD (iccad-contest.org)

今年的三个问题，分别是：

今年华中科技大学团队的获得冠军的是第二个问题：Routing with Cell Movement Advanced

本届竞赛137支队伍参与，包括众多国内外知名高校与研究机构，如加州大学伯克利分校、东京大学、中国台湾大学、香港中文大学、复旦大学等。

强中自有强中手。华中科大团队能在这些团队中脱颖而出，说明了自身的能力。

2：难题？

这个比赛解决芯片什么难题？我们从芯片的研发流程说起。下图是芯片的研发流程，

1：需求导入，规格定义到详细设计，也就是做什么？怎么做？

2：芯片前端流程：芯片设计，芯片验证，芯片综合。

3：芯片后端流程：可测试性设计，布局布线，版图设计到GDS。

而本次项目就是对于芯片后端流程的EDA工具，布局布线的算法，进行优化。

布局布线是个什么玩意？布局就是将芯片的宏单元摆在相应的位置上，然后可以让芯片的各个单元可以布线通过。如果布局太差，有可能产生拥塞，布线就fail了。布局的过程有点像下围棋，要站住有利的位置。

布线：类似连连看。要连通，还要线最短。距离长了，时序就差了。

布局和布线的过程，直接影响芯片的成败。如果布线拥塞太大，不能布通。布局布线就要推到重来。另外，如果为了更多布线资源，把芯片面积搞大，或者用更多的金属层，那么芯片的成本就会上升。

不仅仅是布局布线成功就OK。这玩意的核心，能够在尽可能小的面积上将这些功能单元布局布线成功。这个才是本事。

芯片讲究PPA，（power，performance， aera ）。芯片的面积关系到芯片的成本。所以，一个好的布局布线算法，直接关系芯片的竞争力。

3：成果

下面就是华中科技大学团队的成果：这个就是模拟了芯片实际的布局布线流程。最大限度的降低总的线的长度。

从结果来看，有了很大的提升，也是在这个项目（problem B）中，取得最大进展的团队。

4：意义

集成电路出现后，集成的规模越来越大，当人的脑和手再也不能手工通过图纸来安排那么多的晶体管，于是硬件描述语言和EDA工具就应运而生。

硬件语言来描述的电路，然后通过EDA工具的来将语言转换成电路，同时验证电路的正确性，集成电路芯片就被设计的越来越复杂；

EDA工具支撑更复杂的设计的思想能够得到实现；各种EDA工具伴随芯片仿真，验证，调试，综合，布局，布线，检查，功耗评估等等；

芯片工程师花费在每天时间花费在和各种EDA工具的输入输出和交互上。

芯片设计的每个环节都离不开EDA工具的参与，芯片工程师离不开EDA工具支撑的IC研发体系。

EDA的核心就是算法。这个比赛内容，只是一个EDA布局布线算法的局部小点上的突破。而EDA工具是一个面，有很多很多的点。

技术这玩意，就是向上捅破天,向下扎到根。无疑，布局布线算法就是向上捅破天的技术。而这个技术要落地，就需要扎下根的产业化应用。

目前国内EDA产业化方面积累还比较薄弱。这个只是布局布线算法的一小步，可以期待EDA工具突破的一大步。

不过后生可畏，未来可待。交给时间。让子弹飞一会。