Cortex‐M3的Faults异常究竟是什么？

有许多朋友在学习，或者开发STM32时都遇到过HardFault_Handler的情况。

那么，又有多少人认真去分析过Fault这类异常中断呢？

下面结合STM32F1（Cortex‐M3内核）来给大家讲述一下这些异常中断的内容。

1、Cortex‐M3异常

说起Fault，我们就要说一下Cortex‐M3的异常。

Cortex‐M3 在内核上搭载了一个异常响应系统，支持为数众多的系统异常和外部中断。

CM3部分异常列表：

这些异常中断的优先级，有些却是固定的，有些是可以通过软件来配置，如UART发送中断、DMA中断等。

相信大家看到这个列表不会陌生，因为在STM32的启动代码，中断代码中都会看到这些异常。

比如在stm32f10x_it.c文件中，就能看到HardFault_Handler这类Fault异常。

向量表

当发生了异常并且要响应它时， CM3 需要定位其处理例程的入口地址。这些入口地址存储在“（异常）向量表”中。而我们的中断函数就对应有一个入口地址。

在Cortex‐M3中的Fault这种错误异常有：

BusFault总线错误

MemManageFault存储器管理错误

UsageFault用法错误

HardFault硬错误

1.BusFault总线错误

当 AHB 接口上正在传送数据时，如果回复了一个错误信号，则会产生总线错误。
产生的场合可以是：

执行如下动作可以触发总线异常：

中断处理起始阶段的堆栈 PUSH 动作。称为“入栈错误”中断处理收尾阶段的堆栈 POP 动作。称为“出栈错误”在处理器启动中断处理序列(sequence)后的向量读取时。这是一种罕见的特殊情况，被归类为硬错误。

总线错误诱因：

企图访问无效的存储器 region。常见于访问的地址没有相对应的存储器。设备还没有作好传送数据的准备。比如，在尚未初始化 SDRAM 控制器的时候试图访问 SDRAM。在企图启动一次数据传送时，传送的尺寸不能为目标设备所支持。例如，某设备只接受字型数据，却试图送给它字节型数据。因为某些原因，设备不能接受数据传送。例如，某些设备只有在特权级下才允许访问，可当前却是用户级。

2.MemManageFault存储器管理错误

存储器管理错误多与MPU（内存保护单元）有关，其诱因常常是某次访问触犯了MPU设置的保护策略。

常见诱因：

在CM3手册中有这样一段话：在 MemManage fault 发生后，如果其服务例程是使能的，则执行服务例程。如果同时还发生了其它高优先级异常，则优先处理这些高优先级的异常， MemManage 异常被悬起。

如果此时处理器已经在处理同级或高优先级异常，或者 MemManage fault 服务例程被除能，则和总线 fault 一样：上访成硬 fault，最终执行的是硬 fault 的服务例程。

当我们程序内存访问越界，我们会发现，程序会进入HardFault_Handler中断服务程序。可以结合上面那一段话理解一下。

3.UsageFault用法错误用法错误发生的诱因：

执行了未定义的指令执行了协处理器指令（Cortex‐M3 不支持协处理器，但是可以通过 fault 异常机制来使用软件模拟协处理器的功能，从而可以方便地在其它 Cortex 处理器间移植）尝试进入 ARM 状态（因为 CM3 不支持 ARM 状态，所以用法 fault 会在切换时产生。软件可以利用此机制来测试某处理器是否支持 ARM 状态）无效的中断返回（LR 中包含了无效/错误的值）使用多重加载/存储指令时，地址没有对齐。另外，通过设置 NVIC 的对应控制位，可以在下列场合下也产生用法 fault：除数为零任何未对齐的访问

4.HardFault硬错误HardFault硬错误是上面说的三种错误“上访”的结果。如果这些fault错误的服务例程无法执行，它们就会成为“硬伤”——上访（escalation）成HardFault硬错误。

在NVIC 中有一个HardFault硬错误状态寄存器（HFSR），它指出产生HardFault硬错误的原因。

状态寄存器（HFSR）：