DDR5驾到！你的内存又双叒该升级了！

2020 年 7 月，JEDEC 固态技术协会正式发布了新的主流内存标准 DDR5 SDRAM 的最终规范，这意味着新一轮的内存升级换代又要开始了！

自上一代 DDR4 内存标准的问世到现在，已经历了 9 年，有数据显示目前 DDR4 标准产品在服务器和 PC 领域的渗透率都已经超过了 95%，按照摩尔定律或者其他技术预测，新一代的 DDR 内存标准早该驾到了，由此足见在内存领域技术进步的边际成本是越来越高。

好在 DDR5 这把“磨”了近十年的“剑”并没有让大家失望，从 JEDEC 协会公布的信息来看，与上一代标准相比，DDR5 将主电压从 1.2 V 降低至 1.1 V，最大芯片密度提高了 4 倍，最大数据速率提高一倍，突发长度增加一倍，存储单元组数增加一倍。可以说在速度、容量、能耗和稳定性等方面，DDR5 都来了一次全面的提升。

图 1：不同 DDR 内存标准之间的比较 (资料来源：JEDEC）

DDR5 标准推出之后，Micron 等内存及模块制造商都已经积极行动起来，陆续推出了相关的样品，为即将到来的新一波内存升级潮积极备战。按照以往的经验，2021 年 DDR5 将最先进入服务器市场，之后伴随着工艺稳定和产能爬坡，再逐渐向 PC 和消费电子等领域渗透。但不管怎么说，这个进程已经启动。

当然，在一轮技术热潮到来之际，在做出“追不追，以及怎么追”等决定之前，既要做到知其然，还要知其所以然，因此今天我们就来看看，DDR5 这性能提升背后，究竟暗藏着哪些技术玄机。

DDR5 升级背后的技术玄机

数据存储容量和速率是衡量 DDR 标准代际之间差异的核心指标，在提升此核心性能方面，DDR5 放出了以下这些大招儿：

增加整体 Bank 数量

当存储器密度增加时，需要扩展 Bank 的数量来应对。DDR5 标准中每个 Bank 组中的 Bank 数量(4 个)保持不变，而将 Bank 组的数量增加一倍，达到了 4 或 8 个。通过允许在任意指定时间开启更多分页，并增加高页面点击率的统计概率，来提高整体的系统效率。增加的 Bank 组通过提高使用短时序的可能性来减轻内部时序限制。

增加数据突发长度

DDR5 将缺省的数据突发长度(Burst Length)从 DDR4 标准的 BL8 增加到了 BL16，这样就提高了命令 / 地址和数据总线的效率。也就是说，相同的 CA 总线读写事务可以在数据总线上实现两倍的数据量，同时限制在同一 Bank 内受到 IO/ 阵列时序限制的风险。突发长度的增加也可减少相同的 64B 缓存线数据负载存取所需的 IO 数量，减少存取特定数据量所需的命令，这对于功耗的控制十分有利。

特别值得一提的是，数据突发长度的增加可以让 DDR5 DIMM 模块实现双子通道的架构，提高整体的通道并行能力、灵活性和数量，进而优化内存整体的能效。

增加新的命令

在以往 DDR SDRAM 标准的 ALL-BANK REFRESH 命令(REFab)基础上，DDR5 增加了 SAME-BANK REFRESH (REFsb) 命令。SDRAM 在刷新 (REFRESH)之前，需要准备刷新的 Bank 处于 idle（闲置）状态，且这些 Bank 在刷新命令期间无法继续后续的写入和读取活动。因此在执行 REFab 刷新命令前，必须确保所有 Bank 均处于闲置状态，以 3.9μs 一次计算，一个 16Gb DDR5 SDRAM 器件，其持续时间为 295ns。

而新增加的 REFsb 在发出命令之前，每个 Bank 组中只需一个 Bank 闲置即可，其余的在发出 REFsb 命令时不需闲置，对非更新 Bank 的唯一时序限制为 same-bank- refresh-to-activate 延迟。REFsb 命令以细粒度刷新 (FGR) 模式发出，每个 Bank 平均每 1.95μs 接收一次 REFRESH 命令，这样一个 16Gb DDR5 SDRAM 器件的 REFsb 持续时间仅 130ns。

有模拟分析数据显示，使用 REFsb 系统效能处理量比使用 REFab 时提高 6%至 9%；REFsb 将刷新对平均闲置延迟时间的影响从 11.2ns 缩短到了 5.0ns。

基于上述这几个方面的优化，DDR5 在性能上实现了明显的提升。图 2 展示了，在规定的测试条件下，DDR5 与 DDR4 相比在数据速率上的优势。

图 2：DDR5 与 DDR4 相比的性能优势（资料来源：Micron）

除了在核心性能上的突破，DDR5 还在可靠性、可用性与服务性 (RAS)上，以及可操作性上做了诸多优化。

芯片内建错误校正码 (ECC)：通过 DDR5 器件输出数据之前在 READ 命令期间执行校正，减轻系统错误校正的负担。在 DDR4 内存上实现 ECC 功能，需要额外增加一颗芯片，而 DDR5 原生支持片上 ECC，对于提升系统可靠性大有帮助。

PPR 强化功能：包括 hPPR (硬) 和 sPPR (软)两个独立的修复功能。主要的优化在于减少了执行 sPPR 修复之前需要 Bank 中备份的列，这样可以将备份和储存大量信息所需的系统时间缩至最短，通常每列数据约 2μs。

多用途命令 (MPC)：DDR5 时钟频率的提高，也给初始化和训练之前的操作执行带来挑战。为此，DDR5 使用多用途命令 (MPC) 来执行介面初始化、训练和定期校正等功能，提升操作的效率。

从上文可以看出，一方面 DDR5 通过增加 Bank 组、增加突发长度、引入新的 REFsb 刷新命令等举措，提升核心性能，降低用户总体拥有成本；另一方面通过优化 RAS 和可操作性为开发和应用带来更大便利，这样双管齐下，为 DDR5 标准打造了稳固的根基。

表 1：DDR5 产品特色与功能优化（资料来源：安富利）

DDR5 内存条的变化

当然，想要最大程度上释放出一个全新内存标准的威力，DIMM 内存模块的设计也十分重要。DDR5 标准的顺利升级，也必然需要内存模块方案的变化，为其提供助力。从 Micron 提供的技术文档中我们可以看到，这样的变化主要体现在以下几个方面：

首先，DDR5 模块与 DDR4 模块最大的差别就在于，标准的 DDR5 模块中有两个独立的子通道，每个子通道最多有两个实体封装的存储器区块 (rank)。每个 DRAM 封装都可设为主要 / 辅助拓扑，进而增加逻辑存储器区块以提高密度。独立子通道能提高并行性，并支持存储器控制器更有效率地安排时序，进而打破数据传输量的限制，满足服务器等应用中日益增加的运算需求。

其次，DDR5 中增加了本地的 PMIC 进行电压调节，由于将电源管理的功能从主板转到更靠近内存芯片的模块上，因此这种电源架构可降低主板的复杂性、提升电源转换的效率、增加更多电源管理的功能。

再有，DDR5 模块上引入了基于 MIPI I3C 通讯协定的边带存取功能，能够更好地支持模块上越来越多的主动器件，提高可用性，并监控关键参数以掌握模块工作时与功率、散热等相关的详细信息。

此外，在 L/RDIMM 模块上，还放置了一对温度传感器 IC，对模块表面温度梯度变化进行持续监测，并以此为依据调整流量变化，或者改变风扇速度，通过调优来最大化系统的处理能力。

最后，DDR5 模块设计的改变，也催生了 CAI、MIR 和扩展接地等其他新功能，以利于改善设计配置、电源噪声和模块信号隔离等特性。命令和地址上的 ODT 及增强的 DQ/DQS/CA/CS 训练等新功能，也可提供更好的信号处理能效、更快的时钟速率，最终实现更高的带宽。

表 2：DDR5 与 DDR4 性能比较与优化（资料来源：安富利）

用 DDR5 开始一个新设计

可以想见，在即将到来的 2021 年，如何将计算存储方案升级到 DDR5，将成为很多开发者——特别是数据中心等计算密集型应用的开发者——案头上的一个重要课题。为了加速这个进程，DDR5 的核心技术供应商在快马加鞭推出新产品之外，也纷纷推出了开发者支持计划，比如 Micron 的 DDR5 技术支持计划 (TEP)中，就为经过核准通过的合伙伙伴提供了丰富的技术资源，如：