134
纵览 JEDEC 对于内存标准的更新，以及 PCIe 标准的换代，一个很明显的信号是，当前内存和系统标准的更新换代在提速，以应对爆炸式增长的数据洪流。对于接口 IP，Rambus 的企业介绍用了两个词汇：“Faster”和“Safer”。
Rambus 大中华区总经理苏雷表示：“从 IP 接口大趋势来看，整体从速度上向高速接口的方向发展。现在我们发现整个业界新推出的中速接口 IP 越来越少，低速的基本上没有了，大家都把注意力放在高速接口 IP 上。”
他认为这背后有两个层面的原因：
·工艺上面的进步和市场竞争迫使芯片设计厂商采用更高速的接口；
·高速接口一般都可以做到向下兼容。
存储技术最前沿：GDDR6/PCIe 5.0/HBM2E
在 Rambus 举办的 2020 年中国线上技术峰会上，针对高速内存和系统接口，苏雷、Rambus 资深应用工程师曹汪洋、Rambus 资深现场工程师张岩为大家做了详细的介绍。
内存方面，Rambus GDDR6 接口解决方案专为性能和功率效率而设计，支持大数据分析、加密挖掘、ADAS、AI、机器学习和深度学习。同时，Rambus GDDR6 PHY 将完全符合 JEDEC GDDR6 (JESD250)标准，每个引脚的速度高达 16 Gbps，可用于 TSMC 7nm 工艺。GDDR6 接口支持 2 个信道，每个信道有 16 位，总数据宽度为 32 位。Rambus GDDR6 PHY 每个引脚的速度高达 16 Gbps，最高可提供 64 GB/s 的带宽。
作为接口方案，Rambus PCI Express (PCIe) 5.0 PHY 是进行了面积优化的低功耗硅 IP 核心，采用面向系统的方法设计，可最大限度提高集成的灵活性和便利性。在针对人工智能 (AI)、数据中心、边缘计算、5G 基础设施和图像处理的性能密集型应用中最高可提供 32 GT/s 的数据速率。正如苏雷所言，高速接口一般是向下兼容的，Rambus PCIe 5.0 PHY 包含支持 PCIe 5.0、4.0、3.0 和 2.0 协议的 PMA 硬核和符合 PIPE 5.2 标准的 PCIe 物理编码子层 (PCS) 软核。PHY 通过了与 Northwest Logic Expresso 数字控制器的协同验证，也可以与符合 PIPE 5.2 标准的第三方控制器集成。
在本次研讨会中，值得关注的高带宽内存方案还有 HBM2E。Rambus HBM Gen2 PHY 完全符合 JEDEC HBM2E 标准，支持每个数据引脚高达 3.6 Gbps 的数据速率，总带宽因此达到 461 GB/s。该接口具有 8 个独立信道，每个信道包含 128 位，总数据宽度为 1024 位，支持 2、4、8 或 12 个 DRAM 的堆栈高度。
更安全是大势所趋
近年来，数据安全事故频发，很多大型的数据中心都中过招。因此，数据传输不仅要传的更快，同时还要确保更安全。
苏雷介绍说：“在数据安全方面，我们收购了 Verimatrix 的安全 IP 团队。加上 Rambus 原有的安全团队，我们现在实现了业界非常丰富的 IP 产品，并具备全球领先的安全 IP 研发实力，这将为客户在数据安全方面提供保驾护航。”
张岩在分享中提到：“正确对待日后安全漏洞的方式，是将安全计算处理岛化处理，与通用计算进行物理隔离。在安全计算中，引入信任根来优化安全计算。这样通用计算上也可以放心地实现更大的为性能优化的空间。Rambus 提供了芯片安全所需要的理想信任根 IP。”
关注 Rambus 的人还留意到，Rambus 有一些基于 Rambus 架构的安全 IP。张岩对此表示：“Rambus 是 RISC-V 的创始会员之一，早在 RISC-V 基金会创立的时候就已经加入其中。同时，Rambus 的 Helena 博士是 RISC-V 基金会里面安全工作组（Security Group）的主席，也希望能够把我们的安全技术用在 RISC-V 上，并向 RISC-V 安全去做出一些贡献。当然，对于 Rambus 的安全 IP 来讲，并不是说我们的 IP 一定要绑定在 RISC-V 处理器上，我们可以支持任何处理器架构或者 FPGA，为这些专用的计算或通用的计算提供安全保障。”
