215
IC Compiler™ II 作为新思科技 Fusion Platform 的一部分，凭借其行业领先的容量和吞吐量，加速了超大规模 Colossus IPU 的实现，该 IPU 拥有超过 590 亿个晶体管。
RTL-to-GDS 流程为 AI 硬件设计所需的创新优化技术提供了最佳性能、功耗和面积（PPA）。
集成式黄金签核技术通过零裕度流程提供了可预测且可收敛的融合设计。
新思科技（Synopsys）近日宣布，其行业领先的 IC Compiler™ II 布局布线解决方案成功协助 Graphcore 实现第二代 Colossus MK2 GC200 智能处理单元（IPU）芯片的一次性流片成功。该 IPU 采用了业界先进的 7nm 工艺技术，集成 594 亿个晶体管。新思科技 IC Compiler II 拥有针对 AI 硬件设计的超高容量架构和创新技术，其 RTL-to-GDS 流程与最先进的功耗优化能力，以及 PrimeTime®延迟计算器等嵌入式黄金签核技术，为 Graphcore 设计团队提供了优越的 PPA 和最快的设计收敛时间，从而加快了 Graphcore 大规模 AI 处理器设计的实现。
“新思科技的数字全流程解决方案（包括 Design Compiler®和 IC Compiler II 在内的业界一流 RTL-to-GDS 工具）提供了单一供应商所能提供的最全面设计平台，这对我们最新的 Colossus IPU 按时流片至关重要。与新思科技的长期合作使我们能够利用 IC Compiler II 的最前沿技术，实现先进 AI 处理器的性能与功率目标。我们相信，基于与新思科技在 IC Compiler II 和 Fusion Compiler 上的持续合作，我们将不断拓展机器智能计算的极限。”
——Graphcore
硅业务副总裁
Phil Horsfield
Graphcore 推出的第二代 Colossus GC200 IPU 是一款精密芯片，集成了 1472 个独立处理器核和超过 900 兆字节的片上存储，为数据中心规模的 AI 应用提供卓越的并行处理能力。新思科技的 IC Compiler II 拥有适配 AI 设计的多项功能，其顶级互连规划、逻辑重构、拥塞驱动的 mux 优化、全流程并发时钟以及数据优化，为复合 AI 加速芯片中典型的高度重复、基于 MAC 的拓扑，提供了同类设计的最佳 PPA。
此外，它还具有自适应抽象化和分布式实现的原生高容量数据模型，可以在快速周转时间内高效处理数十亿个实例设计。IC Compiler II 具有独特的最终签发引擎主干，可提供最高的相关性和超高度收敛的设计，从而进一步加快设计周转时间。
“AI 计算的设计复杂性极限正在不断被突破，比如 Graphcore 最新推出的 Colossus IPU，它成功利用了 IC Compiler II 中最新的 AI 优化技术，同时满足了最复杂芯片的多个设计目标，这进一步巩固了作为下一代 AI 设计首选布局布线工具的领先地位。”
——Neeraj Kaul
工程设计事业部副总裁
新思科技
