380
随着工业 4.0 时代的到来，工业电源、UPS、高电压充电器等对开关器件及其驱动器提出了新的挑战，涉及到开关损耗、可靠性、功率密度等方面。近年来，以氮化镓（GaN）为代表的第三代半导体正在实现以前硅材料所无法实现的性能。
不过，单靠材料的创新，以及采用小型化的功率器件来实现新一代的电源转换设计还是有点力不从心，还需要从先进拓扑结构和封装技术入手，多管齐下，在提升性能、可靠性的同时，解决功率密度难题。
提高功率密度可解决诸多问题
功率密度指的是功率器件或装置额定输出功率与其体积或重量之比。无论是哪种应用，能够在更小封装内提供更高功率则意味着其功率密度更高。功率密度通常会受到功率损耗及硅基板和无源元件温升等因素的影响。
尽管应用不同，电源工程师都希望提高电源设计的效率，实现一个更加完美的设计。其关键在于减小电源尺寸，在更小的空间内实现更大的功率。这也导致了整个行业追求越来越高的功率密度的发展趋势。
如图 1 所示，随时间推移，每条实线代表的新一代技术或让电源模块的尺寸减少，或让功率输出能力得到了大幅提升。
图 1：不断发展的技术推动电源模块尺寸不断缩小
功率密度的提高可以带来一系列好处，例如，减小解决方案尺寸，使用的物理材料更少、组件更少、优化成本结构，提升解决方案集成度，从而达到总体成本下降的效果，以增加产品市场竞争力。
那么，如何提高系统的功率密度呢？多年来，在寻找提高功率密度方法的过程中，大多数公司都将研究重点放在减小用于能量转换的无源组件（电感器、电容器、变压器和散热器）的尺寸方面。这些组件通常占了电源解决方案尺寸的最大部分，如图 2 所示。
图 2：65W 有源钳位反激式转换器中占用空间最大的是电感器、电容器和变压器
减小无源组件尺寸的传统方法是增加开关频率。开关转换器中的无源组件会在每个开关周期内存储和释放能量，开关频率越高，其每个周期内存储的能量就越少。另外，增加开关频率还可以增加控制环路带宽，可以用较小的输出电容满足瞬态性能要求。这样，就可以使用较小电感和电容的差模电磁干扰（EMI）滤波器，并选用不会使磁芯材料饱和的较小的变压器。
事实上，上述方法无法缩小电源转换器中使用的所有组件的尺寸，电源开关、栅极驱动器、模式设置电阻器、反馈网络组件、电流感应组件、接口电路、散热器等许多其他组件仍占用宝贵的空间。因此，必须找到一种总体电源设计方法，通过创新尽可能多方面地提高功率密度。
限制设计人员提高功率密度的主要因素包括两个方面：
第一是开关损耗。尽管增加开关频率可以提高功率密度，但目前电源转换器的开关频率通常不高于兆赫兹范围，因为开关频率的增加会导致开关损耗增加和相关的温升。开关损耗相关的关键限制因素还包括：与充电有关的损耗、反向恢复损耗和导通 / 关断损耗。
第二是热性能。随着封装尺寸、裸片尺寸和总体功率密度的提高，预期的热性能会迅速下降。
那么，如何突破限制功率密度的障碍呢？答案是：同时采用多种方式来克服限制功率密度的每个因素：降低开关损耗，采用创新拓扑和电路，提高封装热性能，以及实现进一步集成。
创新拓扑和先进电路推进功率密度
不言而喻，GaN 具有快速爬升时间、低导通电阻、低栅极电容及输出电容等多方面特性，当然这只是材料方面的优势。
在拓扑方面，由于 GaN 集独特的零反向恢复、低输出电荷和高压摆率于一身，可以实现新的图腾柱拓扑，例如无桥功率因数校正。这些拓扑具有硅 MOSFET 无法比拟的更高效率和功率密度。
以 TI 的高电压 600V GaN 高电子迁移率晶体管（HEMT）为例，其开关特性可实现更高开关模式电源效率和功率密度的创新拓扑。具体来看，GaN 具有低寄生电容（Ciss、Coss、Crss）和无第三象限反向恢复的特性；其反向恢复损耗为零，因此非常适合实现图腾柱无桥功率因数控制器（PFC）等较高频率的硬开关拓扑。与传统双升压技术相比，图腾柱减少了 40％功率器件和电感器数量。相比之下，MOSFET 和 IGBT 的高开关损耗难以实现此类拓扑。
图 3 是采用 GaN 开关的飞跨电容四电平（FC4L）转换器拓扑，它实现了许多关键功率密度优势，包括通过降低器件额定电压、减小磁滤波器尺寸和改善热分布来提高器件 FoM。
图 3：采用 GaN 开关的飞跨电容四电平转换器拓扑
这些优势意味着改进了功率密度，如图 4 所示，通过比较不同拓扑和开关类型的总体积可以发现，TI 的 FC4L GaN 解决方案可提供出色的功率密度。与使用 SiC（碳化硅）的其他拓扑相比，利用这种特殊的拓扑，TI 解决方案结合了 GaN 的优势和先进的封装技术，大大减小了体积。
图 4：TI 的 FC4L GaN 解决方案与其他拓扑和开关类型的体积比较
在电路设计方面，针对 MOSFET RQ FoM（品质因数）较低，影响导通转换损耗的情况，TI 最近开发了一系列栅极驱动器技术，实现了非常快的开关速度，可获得更快的充电和转换损耗，同时仍将 MOSFET 保持在其电气安全的工作范围内。
除了先进的栅极驱动器技术，TI 还用大量的拓扑创新来提高功率密度。其中最有效的技术包括具有能量回收功能的有源缓冲电路、有源钳位、部分谐振操作实现零电流开关（ZCS）/ 零电压开关（ZVS），以及 LLC 谐振转换器中的完全谐振操作等。
TI 推出的有源钳位反激式芯片组——UCC28780 + UCC24612 在市场上引起了很好的反响，其中 UCC28780 是有源钳位反激式控制器，UCC24612 是高频多模式同步整流控制器，通过如图 5 所示的电路，以适当的控制钳位，实现零电压开关(ZVS)，能够减少 50%的占用空间，在满负载情况下提供 95%的效率。
图 5：UCC28780 + UCC24612 有源钳位反激式芯片组
封装让功率密度更进一步
影响总体功率密度的另一个关键因素是系统的热性能。热性能主要是指器件的散热能力，而转换器的功率损耗多表现为发热，因此需要进行散热。通常，封装的散热效果越好，可以承受的功率损耗就越多，从而避免出现不合理的温升。对封装和印刷电路板（PCB）来说，热优化的总体目标是在降低电源转换器损耗的同时减少温升。随着电源设计朝着小型化和低成本的趋势发展，DC-DC 转换器解决方案的整体尺寸不断缩小，使得系统级热设计变得越来越困难，因为更小的硅片和封装尺寸通常会导致更差的热性能。
图 6：封装 RΘJA 与裸片面积之间的关系
如图 6 所示，随着封装尺寸、裸片尺寸的不断缩小，预期的热性能会迅速下降。而将热量从集成电路（IC）封装中散发出来的能力将直接影响功率密度。此外，在典型电源转换器中，半导体器件通常是解决方案中最热的部分，在 Rsp 迅速缩小的情况下尤其如此。
先进的封装技术能够在缩小体积的同时提高散热能力，从而提高总功率密度。为此，TI 一直在尝试利用封装技术实现散热方面的创新，投资开发并引入了 HotRod™ 封装技术，用倒装芯片式封装取代了典型的接合线四方扁平无引线封装（QFN），其结构见图 7。
图 7：HotRod QFN 结构和管芯连接
HotRod QFN 在保持类 QFN 封装的同时消除了接合线，技术上融合了 QFN（散热焊盘和柔性引脚排列）和 HotRod（低电阻）的优点，在减少寄生效应的同时，可以减小环路电感和电阻的单层和多层倒装芯片引线框架，加快驱动器速度，从而降低开关损耗，如图 8 所示。
图 8：(a)标准线焊 QFN 封装；(b)采用 HotRod™技术的 QFN 倒装芯片
HotRod 封装的一个挑战是，制造大型裸片附接焊盘（DAP）比较困难，而该焊盘通常对改善封装散热非常有帮助。为了克服这一挑战，TI 最近增强了 HotRod QFN 的性能，使其在保持现有优势的同时，还能实现带有大型 DAP 的封装。与上一代产品相比，封装中心的大型 DAP 具有约 15%的温升优势，见图 9。
图 9：(a)改善热性能的大型 DAP 增强型 HotRod QFN 封装；(b)传统 HotRod 封装的热性能；(c)带有 DAP 的增强型 HotRod QFN 封装的热性能。
例如，TI 的 TPSM53604 降压电源模块和 LM60440-Q1 降压转换器等器件采用了散热增强封装技术，不仅具有四方扁平无引线（QFN）封装的低 EMI、小体积的优势，同时具备较大的中央散热焊盘，可通过接地层进行散热。
同样，在采用晶圆芯片级封装（WCSP）时，大部分热量是直接从凸块传导到 PCB 的，凸块面积越大，热性能越好。TI 最近发布的 PowerCSP™ 封装可以通过用大型焊锡条代替 WCSP 中的一些典型圆形凸块来改善封装的散热和电气性能。图 10 是该技术在 TPS62088 中的实现示例。图 10a 是标准 WCSP 封装，图 10b 是采用 PowerCSP 封装的同一器件。在系统没有任何其他变化的情况下，后者温升降低了 5%左右。
图 10：标准 WCSP 封装与采用 PowerCSP 封装的同一器件温升对比
拓扑和封装进展助力电源不断创新
未来，功率密度越来越高将是整个行业发展的主旋律，但实现更紧凑的电源解决方案的挑战会不时出现。TI 致力于开关性能、IC 封装、电路设计和集成方面的不断创新，力求利用每一种可能的方式，包括出色的开关器件 FoM、业界领先的封装热性能，加上具有特色的拓扑，并将它们融合在一起，以改善功率密度。而电源设计工程师现在就可以利用 TI 的这些研发成果，在更小的空间内实现更大的功率，并以更低的系统成本来提升系统性能。
更多资料：
