326
大家好，我是痞子衡，是正经搞技术的痞子。今天痞子衡给大家分享的是恩智浦 i.MXRT1170 上 Cortex-M4 内核的 L-MEM ECC 功能。
本篇是 《简析 i.MXRT1170 Cortex-M7 FlexRAM ECC 功能特点、开启步骤、性能影响》 的姊妹篇，我们知道 i.MXRT1170 是双核 MCU，主核 Cortex-M7 的 TCM ECC 由 FlexRAM 模块负责，那么从核 Cortex-M4 的 TCM 有没有 ECC 呢？如果有的话，是由哪个模块负责的呢？本篇给你解答。
老规矩先来看一下 Cortex-M4 下的系统内存映射表，不同类型的存储由不同的 ECC 控制器来守护，从表中看，CM4 的 TCM 也是有 ECC 功能的，ECC 功能集成在了 L-MEM 控制器里，所以今天我们来聊一聊 L-MEM 的 ECC 功能。
一、L-MEM ECC 功能简介
1.1 L-MEM 特点
我们先来看下 i.MXRT1170 的 CM4 内核系统框图，L-MEM 是专门为 CM4 内核设计的，其管理的 TCM 空间仅能由 CM4 访问。在框图中，L-MEM 中物理 SRAM 总大小是 256KB，细心的你可能发现了上面那张系统内存映射表中还有个 256KB OCRAM(M4)，这个 OCRAM 与 L-MEM 是什么联系？其实它俩指向的是同一块物理 SRAM，只不过 CM4 内核是从 TCM 地址空间直接访问 SRAM，而从 OCRAM(M4)地址空间去访问 SRAM 相当于多绕了一级（速度变慢，所以不建议 CM4 访问 OCRAM(M4)空间，这个地址空间主要是给 CM7 访问的）。
我们知道支持 ECC 功能，需要有额外空间来存储 ECC 校验值，那么 L-MEM 的 ECC 校验值是存在哪里的呢？关于这个细节在下一节里展开聊。
1.2 关于 ECC 设计细节
关于 ECC 基本概念，参看《简析 i.MXRT1170 Cortex-M7 FlexRAM ECC 功能特点、开启步骤、性能影响》 的 1.2 节，这里不予赘述。
1.2.1 ECC 检验能力
L-MEM 中每 4bytes 数据就会计算出一个 ECC 校验值（7bits），ECC 校验值都被放在了 ECC RAM 区域里。这里必须要特别介绍一下 ECC RAM 区域，不同于 FlexRAM ECC 会有专门的独立 RAM 空间用于存放 ECC 校验值，L-MEM 的 ECC 校验值是紧跟着放在每个 32bit 数据后面的，用户访问到的 L-MEM 是 32bit 数据线，但其实芯片内部设计 L-MEM 是 39bit 数据线，其中高 7bit 就是专门用来存放 ECC 校验值的。
| 存储类型 | ECC 校验数据块大小 | ECC 校验值长度 | ECC 校验能力 |
|---|---|---|---|
| Raw NAND | 512 bytes | 4 bytes | 5-bit 检错，4-bit 纠错 |
| L-MEM | 4bytes | 7bits | 2-bit 检错，1-bit 纠错 |
1.2.2 ECC 错误触发处理
关于 ECC 错误处理，可根据如下 MCM 寄存器（不要怀疑，L-MEM ECC 的控制就是在 MCM 里实现的）来操作，首先当然是在 LMPECR 寄存器中使能 multi-bit ECC Error，当有 2-bit 及以上错误发生时，系统会触发 NonMaskableInt_IRQn（中断号是 -14），在中断处理程序里找到相应的发生 ECC 错误的地址，对这个地址重新写一次初始化数据（按 ECC 校验块长度一次性写入），最后清除 LMPEIR 寄存器里的相应状态位。
需要注意的是，上述处理流程仅对 L-MEM 中存放的是普通业务数据且发生 ECC 错误时有效，如果 ECC 错误发生在关键代码段或变量段中，这个处理是不适用的，因为这种 ECC 错误可能会造成程序崩溃。
| Offset | Register |
|---|---|
| 400h | TCRAML ECC control Register (LMDR0) |
| 404h | TCRAMU ECC control register (LMDR1) |
| 480h | Local Memory Parity & ECC Control Register (LMPECR) |
| 488h | Local Memory Parity & ECC Interrupt Register (LMPEIR) |
二、开启 L-MEM ECC 的步骤
L-MEM ECC 需要按照标准步骤去开启，需要特别注意的是开启 ECC 操作的代码不能放在待开启 ECC 的 L-MEM 空间里，因此不管是 XIP 还是 Non-XIP 应用程序，最好是用一个二级 loader（这个 loader 可以链接在固定 OCRAM1/2 空间里，或者 XIP）来完成 ECC 开启操作然后再加载应用程序执行。痞子衡给了如下示例 loader 代码工程，代码里主要有四个步骤：
参考代码：https://github.com/JayHeng/cortex-m-apps/blob/master/apps/coremark_imxrt1176/cm4_loader/loader.c
2.1 激活 L-MEM ECC 特性
芯片出厂，默认是没有激活 L-MEM ECC 特性的，如果需要开启 L-MEM ECC，需要烧写 efuse，fusemap 中 0x840[2]对应的是 MECC_ENABLE bit，这个 bit 不仅控制 MECC 模块，也同时控制了 L-MEM ECC 特性，我们需要将这个 bit 烧写成 1，才能激活 L-MEM ECC 特性。
2.2 使能 L-MEM 的 ECC
现在需要使能 L-MEM ECC，在 i.MXRT1170 参考手册里的 MCM 章节可以找到 LMDR0/1 寄存器定义，其中 bit3 就是用来分别控制 TCRAML（对应 ITCM）和 TCRAMU（对应 DTCM）的 ECC 开关。特别注意，这里的 MCM 模块寄存器仅能在 CM4 下被访问。
操作函数代码如下：
1void enable_lmem_tcm_ecc(void)
2{
3 // Check eFuse 0x840[2] - MECC_ENABLE bit
4 while (!(OCOTP->HW_OCOTP_FUSE004 & 0x4));
5
6 // MCM->LMPECR[9,1] - Enable TCRAM ECC 1-bit/Multi-bit IRQ
7 *(uint32_t *)0xE0080480 |= 0x303;
8
9 // MCM->LMDR0[3] - Enable TCRAML ECC
10 *(uint32_t *)0xE0080400 |= 0x0B; /* Enable CM4 TCRAM_L ECC */
11 // MCM->LMDR1[3] - Enable TCRAMU ECC
12 *(uint32_t *)0xE0080404 |= 0x0B; /* Enable CM4 TCRAM_U ECC */
13}
2.3 初始化 L-MEM 的 ECC 值
L-MEM ECC 开启了之后，此时还不能随机访问 L-MEM，因为初始 ECC 校验值还没有填充，如果这时候去读 L-MEM 会产生错误。我们首先需要将会用到的 L-MEM 空间全部初始化一遍（就是以 ECC 校验数据块大小对齐方式从头到尾写入一遍，写入内容不限，正常用全 0）。
操作函数代码如下：
1#define ITCM_START 0x1FFE0000
2#define ITCM_SIZE (128*1024U)
3#define DTCM_START 0x20000000
4#define DTCM_SIZE (128*1024U)
5
6void init_lmem_itcm_ecc(void)
7{
8 for (uint32_t i = 0; i < ITCM_SIZE; i += sizeof(uint32_t))
9 {
10 *(uint32_t *)(ITCM_START + i) = 0;
11 }
12}
13
14void init_lmem_dtcm_ecc(void)
15{
16 for (uint32_t i = 0; i < DTCM_SIZE; i += sizeof(uint32_t))
17 {
18 *(uint32_t *)(DTCM_START + i) = 0;
19 }
20}
2.4 加载应用程序执行
当 L-MEM 初始 ECC 校验值已经被填充之后，此时便可以正常随机读写 L-MEM 了。如果此时加载的是一个在 ITCM 里执行并且 data 段在 DTCM 里的应用程序，可以参考痞子衡前面给出的示例 loader 工程。
这是 loader 工程完整主函数代码，其中 memcpy 那一句代码里的 cm4_app_code 是应用程序 binary 数组（用 Python 脚本将应用程序工程生成的 .bin 文件转换成 C 语言数组放到 loader 工程源文件里）。
1#define APP_START 0x1FFE0000U
2
3int main(void)
4{
5 enable_lmem_tcm_ecc();
6 init_lmem_itcm_ecc();
7 init_lmem_dtcm_ecc();
8
9 // Copy image to RAM.
10 memcpy((void *)APP_START, cm4_app_code, APP_LEN);
11
12 uint32_t appStack = *(uint32_t *)(APP_START);
13 uint32_t appEntry = *(uint32_t *)(APP_START + 4);
14
15 // Turn off interrupts.
16 __disable_irq();
17
18 // Set the VTOR to default.
19 SCB->VTOR = APP_START;
20
21 // Memory barriers for good measure.
22 __ISB();
23 __DSB();
24
25 // Set main stack pointer and process stack pointer.
26 __set_MSP(appStack);
27 __set_PSP(appStack);
28
29 // Jump to app entry point, does not return.
30 void (*entry)(void) = (void (*)(void))appEntry;
31 entry();
32}
三、ECC 对内存访问性能的影响
L-MEM 开了 ECC 后，访问性能会有一定降低，毕竟数据访问中插入了额外的 ECC 校验工作，不过据说影响非常小。我们来做个测试，痞子衡就用经典的 benchmark 程序（Coremark）来测试 ECC 对 L-MEM 的影响，测试工程如下：
Coremark 工程：https://github.com/JayHeng/cortex-m-apps/tree/master/apps/coremark_imxrt1176/bsp/build7804_cm4_loader
需要特别提醒的是，我们知道 i.MXRT1170 CM4 内核最高可以配置到 480MHz，但是开了 L-MEM ECC 后，为了保证访问可靠性，此时 CM4 内核最好是工作在 360MHz，下面的 coremark 结果也是在 360MHz 主频下得到的：
| Benchmark 类型 | L-MEM ECC 开关 | Benchmark 结果 |
|---|---|---|
| coremark | 关闭 | Total ticks : 813867 Total time (secs): 25.433344 Iterations/Sec : 1179.553907 Iterations : 30000 CoreMark 1.0 : 1179.553907 |
| coremark | 开启 | Total ticks : 813868 Total time (secs): 25.433375 Iterations/Sec : 1179.552458 Iterations : 30000 CoreMark 1.0 : 1179.552458 |
从 benchmark 结果来看，ECC 是否开启对性能影响特别小，可以忽略，当然 benchmark 测试并不是特别精确地反映了性能影响，底下有空痞子衡会再专门用 memcpy 函数来测试性能影响。
至此，恩智浦 i.MXRT1170 上 Cortex-M4 内核的 L-MEM ECC 功能痞子衡便介绍完毕了，掌声在哪里~~~
