112
本文是五篇文章系列中的第二篇，第一篇《还在被三阶 / 四阶 / 运算放大器滤波器 PLL 这些概念困扰？这篇文章帮你搞懂它》，本篇重点介绍合成器芯片外部的相位噪声源，比如压控振荡器（VCO）中通过供电线路和各种环路滤波器形式引入的噪声。
相位噪声是通信系统中的干扰源，限制了通信系统的动态范围。对于具有接近载波的调制项的系统，噪声可能对“信道内”产生干扰，也可能对通常被称为相邻信道或备用信道的性能产生影响。
由于通信系统通常需要在较大的链路损耗条件下工作，有时损耗会超过 130 dB 甚至 150 dB,因此它们必须具有低本底噪声，有时需要接近物理上可能的极限。电气工程课程中的教授很少讲述针对这种特殊噪声的控制和设计，即便是在研究生阶段也很少涉及。近年来，合成器的设计技术发生了巨大的变化，噪声控制方案越来越多地基于对压控振荡器噪声的环路带宽抑制，使得片上压控振荡器即使噪声很大，也能提供出色的性能。这种噪声抑制对于使用最新的高频、低噪声晶体参考振荡器的现代 sigma-delta 合成器 IC 实现的高环路带宽尤为重要。
本文是我们的低噪声合成器设计系列文章中的第二篇。第一篇文章介绍了合成器功能和稳定性的基本设计思路，本文和即将发布的第三篇将扩展基本设计方案，专门用于实现最小相位噪声。本文侧重于对合成器 IC 之外的噪声源的分析，比如压控振荡器和各种环路滤波器形式引入的噪声。
第三篇文章介绍整形及组合所有信号源的合成器 IC 噪声和环路功能，揭示具有片上 VCO 的现代合成器 IC 如何提供具有竞争力、有时甚至会超过具有低噪声 VCO 的合成器的性能。第四篇文章将介绍低噪声合成器设计人员可用的器件和 CAD 工具，包括最新的可实现最低噪声设计的合成器 IC、晶体基准、运算放大器和 VCO。 最后一篇文章将以低噪声合成器示例的形式将这些材料结合在一起。
相位噪声的频域定义
我们可以将相位噪声视为频率域内频率源（例如 VCO）载波周围的频谱密度噪声。相位噪声的主要表现形式为压缩振荡器中的相位变化，它包括振荡器本身的噪声和对振荡器进行控制和供电的部件的噪声。相位噪声通常以 dBc/Hz 为单位，它通常被划分为若干具有确定斜率的分段（如图 1 所示）。
图 1：图中，自由运行的 VCO 的相位噪声和锁相运行的 VCO 进行比较，显示了环路带宽内的噪声抑制能力。在本文中，相位噪声的 dB 值被表示为 LdB(f) = 10log(L(f))。
在图 1 中，横轴为对数轴，在低于 fc 的频率范围内，相位噪声斜率为 -30dB/dec，它的主要噪声成分为闪烁噪声，这主要是由放大器中围绕载波混频的基带闪烁噪声引起的。中间的 -20dB/dec 斜线段，主要反映了振荡器环路中的 Q 值。-10dB/dec 斜线段通常只在 Q 值非常高的振荡器中出现。后面的斜率为 0 的直线主要反映了由有源设备的增益和噪声系数引起的热噪声。
在锁相状态下，环路带宽以上的相位噪声会向自由运行噪声收敛。在环路带宽以下，噪声被反馈抑制，这种反馈机制努力将相位噪声保持为与参考源的倍增相位噪声相等，因为它的时钟参考是 Q 值非常高的晶体振荡器，所以这时的相位噪声通常会低于自由运行时的噪声。
VCO 中的感应噪声
基本感应噪声：VCO 的输入电压上的噪声会根据以下公式在载波频谱分量上感应出一个边带噪声：
我们将这个重要的关系式称为“VCO 噪声调制函数”。该方程由小信号 FM 理论推导二来，大多数入门级的通信理论教科书都给出了它的一种形式。这个式子中的 kHz 和第一部分中 VCO 的 Hz/V 转换系数相同。在推导中，Vn 的取值为正弦项的均方根值。 然而，如果 Vn 是频谱噪声密度，那么，这里的边带与载波的比值就直接转变为相位噪声密度。由于该表达式是使用电压比导出的，因此使用 20log 将其转换为 dBc 的相位噪声。
在合成器设计中，这个表达式至关重要，因为环路和环路滤波器会在 VCO 的输入处产生噪声，并将其转换为相位噪声输出。 当然，这种感应相位噪声需要低于 VCO 的自由运行噪声，自由运行噪声可以由 Leeson 方程近似得出（见下文）。
这个噪声调制函数还可以用于找出由于电源噪声引起的相位噪声项。压控振荡器的频率是供电电压的重要函数，调节增益 KpHz 通常比 KHz 小一个数量级。电源噪声可以按照以下方式被调制为相位噪声：
我们看到，对于输入和电源噪声，频率平坦噪声频谱密度将导致相位噪声随着频率增加以 20 dB / dec 的斜率下降。在这个频率范围内，调节环节和供电节点上的噪声密度可以被设定为一个常数，以使得在这个 20 dB / dec 曲线上最重要的频率分量下，感应噪声低于 VCO 自由运行时的相位噪声。VCO 输入噪声 Vn1 将包括 PLL 环路滤波器噪声。
对于开关稳压器，需要进行噪声抑制，将电源噪声 Vnp 降至可忽略不计的程度，抑制程度可以超过 100dB。实现这么高强度的噪声抑制，通常需要至少一个有源线性调节器环节加上一个无源滤波器，可能还需要两个有源滤波器环节。低噪声合成器中的电源噪声通常是一个可以被忽视的因素。
环路带宽和 VCO 的调节增益 KHz 对相位噪声的影响
感应噪声是一种客观的物理存在，因此我们必须注意 VCO 输入和电源上的噪声，并寻找这些噪声引起的效应，这些效应通常是环路带宽和 VCO 增益等设计选择的函数。在环路带宽频率范围内，这种噪声会受到 PLL 闭环动作的抑制（见第 3 部分）。然而，当频率高过环路带宽，并且增加十倍以上之后（在更高的滤波器极点生效之前），会有引起额外的 VCO 噪声的噪声源。如果这个噪声接近或高于 VCO 自由运行噪声，那么只有当第一个极点生效后，并且具有足够长的频率裙边来滤除这样的噪声时，这个噪声才可以忽略不计，闭环噪声将与 VCO 自由运行噪声相匹配。
我们知道，驱动 VCO 输入的最小噪声将由零电阻器 R2 的热噪声给出。在本系列文章的第一篇，我们对 R2 进行了近似：
对于电阻器的热噪声电压，我们有标准公式（参考文献 3，第 8-10 页）：
在上文中，k 是玻尔兹曼常数（1.38E-23），T 是绝对温度（室温时，T 为 290）。将这两个方程与诱导噪声关系式 1 相结合，我们发现环路带宽 fL 处的最小感应相位噪声为：
在锁定环路中，环路带宽噪声是一个关键的品质因数，而对于低噪声 VCO，R2 的感应噪声通常是噪声的重要组成部分。这种感应噪声代表了最小可能的噪声，即使没有其他 PLL 噪声源而且 VCO 本身也没有噪声，这种环路带宽噪声仍然存在，这是锁定 VCO 必须付出的代价。
而且，这个方程式表明，对于任何给定的环路带宽频率 fL，在这个关键的环路带宽频率处，这个重要的噪声分量与 KHz 成比例。它解释了为什么具有较低 KHz 增益值、较高供电电压的 VCO 在理论上能够降低噪声，而且尽管集成电路的性能不断在进步，这种方案仍然是某些应用中的最佳解决方案。
Leeson 的 VCO 噪声方程及其延伸
扩展的 Leeson 方程
下面给出了 VCO 相位噪声的详细表达式，它是由 Leeson（参考文献 2 和 5）首先给出并由许多作者进一步完善的著名方程。这个表达式采用的是线性进制，需要将其转换成 dB 的形式，所以使用 10log 进行转换。这个等式给出的最终结果和实际值不会超过两个 dB。对于线性进制分量，我们使用变量“L（f）”表示偏移“f”处的值，对于分贝形式分量，我们使用变量“LdB（f）”表示。在这个表达式中，f 是偏移频率，fo 是载波频率，fc 是闪烁噪声转角处的频率，k 是玻尔兹曼常数，Q 是加载谐振器的 Q 值，G 是压缩环路增益（VCO 环路损耗的倒数由 1-QL/ Q0 给出的）），F 是压缩时的噪声系数，KHz 是以 Hz / V 为单位的 VCO 增益，Vn1 是输入端在偏移频率 f 处的频谱噪声密度，Vn2（在其他地方也称为 Vnp）是电源在偏移频率 f 处的频谱噪声密度，P0 是环路内消耗的功率（包括所有噪声源的损耗）。
VCO 噪声引入的相位噪声
Leeson 方程和再早一些时期的感应噪声关系式表明，任何频率下的 VCO 噪声都可以视为在无噪声 VCO 的输出端产生相同的 VCO 噪声时，VCO 输入处的噪声电压。 给定 L（f）或 LdB（f），我们可以将 VCO 输入噪声电压 Vnvco 写为：
前面已经讨论过，电源噪声也会在 VCO 输出上产生噪声，这通常要求给 VCO 提供一个超低噪声的电源。在计算和建模过程中，将噪声的边带 / 载波效应附加到 VCO 输入的供电电源上将会很有帮助。其中，在关键频率节点上，rms 与其它噪声一起求和然后进行环路处理。我们可以将电源噪声对 VCO 输入的效应写为：
在这个方程式中，KpHz 是相对于电源输入的 VCO 增益，单位为 Hz / V，Vnp 是电源的频谱电压噪声密度，Vnpin 是 VCO 的调节输入对应的电源噪声。
更高频率的优势
对上述 Leeson 方程中出现的运算项进行详细检查，可以发现，如果可以保持 Q 值不变，则频率每增加一倍，相位噪声通常会上升约 3 个 dB。但是，频率每次除 2 时相位噪声降低 6 个 dB，因此 VCO 使用更高频率时，每次增倍再除二，会将自由运行相位噪声降低约 3 dB。在现代合成器芯片上，可以以编程的形式方便地获得频率增倍和除二。此外，使用更高的 VCO 频率再配合分频，不仅能够降低 VCO 的噪声，还能降低合成器的带内噪声。这也是集成 VCO 合成器能够成功的主要原因。
高电压、低 KHz 对 VCO 噪声的改善
当需要实现比完全集成的 VCO 合成器更好的远端噪声时（在第 5 部分中讨论），通常的方法是使用具有低 KHz 值、高供电电压的分立 VCO。 分立 VCO 允许使用比集成 VCO 更高的 Q 值，而 Leeson 方程显示，噪声与 Q 的平方成反比，因此提高 Q 值可以取得非常强大的降噪效果。更高电压的 VCO 允许更大的电压摆幅和更高的功率，Leeson 同时显示，相位噪声与功率成反比。具有高调节范围的分立 VCO 还有第三个优势，即它能在给定的调谐范围内使用较低的 KHz 值。根据方程，感应的相位噪声功率与 KHz 成正比。所有这些因素使得极低噪声的分立 VCO 有时可以在中端偏移频率处提供出色的噪声解决方案，在远端频率处更是可以经常实现极低噪声。
被动元件噪声
这部分包括电阻（电流）噪声、陶瓷电容、钽电容和薄膜电容的噪声，除了热噪声之外，还有其它噪声的描述和方程。
滤波器的噪声和限制
如第 3 部分所示，环路滤波器中的噪声通常在环路带宽内能够得到很好的抑制，在第 5 部分的示例中也可以看到这一点。但是，在环路带宽周围，甚至频率到了环路带宽的十倍以上时，滤波器的噪声可能会成为相位噪声的主导因素。
前面已经说明了 R2 热噪声是如何给出最小感应噪声的，并且，最小感应噪声的功率与环路带宽 fL 和 VCO 调节增益 KHz 的乘积成正比。由于环路带宽与 R2 成正比，而无源环路滤波器中的其他电阻通常也与 R2 成一定的比例关系，因此滤波器噪声可能会限制 PLL 中使用的带宽。有源环路滤波器的优点是最大的电阻噪声通常来自 R2，但它也具备运算放大器和参考噪声的一些缺点。在使用有源滤波器的情况下，运算放大器的噪声电流也流经 R2，这可能会产生比 R2 的热噪声更糟糕的噪声源。
二阶无源滤波器噪声
二阶无源滤波器通常具有图二所示的形式。
图 2：具有一路噪声源的二阶环路滤波器，该噪声源为 R2 中的热噪声
对图 2 进行分析可以得出：
如果将电荷泵和分频器上的噪声建模为噪声电流 lpn，那么：
那么，总的滤波器噪声电压的平方就是电荷泵噪声和分频器噪声的功率之和。这种电路形式的环路滤波器中的噪声最低，因为它只有一个噪声源，即 R2 的热噪声作为它的内部噪声源。这个方程式可以用于计算慢速回转有源环路滤波器中由 R2 产生的噪声项。
三阶无源滤波器噪声
三阶无源环路滤波器如图 3 所示。在分析 Vnout 时，我们定义了几个中间阻抗。 例如，Z3-1 是 C1 的阻抗分量，它与 R3 和 C3 串联后的阻抗再并联。Z2-1 是 C1 的另一个阻抗分量，它与 R2 和 C2 串联后的阻抗再并联。 然后，我们对不同的电路块进行电压和电流分配。
图 3：这里描述的是三阶无源环路滤波器，其中，为了寻找 Vnout 定义了中间阻抗，还有两个热噪声源。
通过处理，我们得到下面的方程组。
R2 在输出端产生的噪声为：
R3 在输出端产生的噪声为：
最后，和之前 N 采用整数取值的设计相比，现代合成器中的 N 取值为分数，具有较高的相位检测器频率，这种方案中的 R2 和 R3 更小，N 值更低（参见 R2 的二阶归一化形式近似），因此具有较低的噪声。
通常，R3 的取值介于 R2 到 3 倍 R2 之间。因此，我们可以将经过正确设计的三阶无源环路滤波器中的噪声电压近似为二阶滤波器的 1.5 至 2 倍。这里的 R2 和 R3 采用较低的取值，使用更高的频率分频到应用频段，采用更高的相位检测器频率、现代 sigma-delta PLL 的环路带宽都是降低总噪声所必不可少的因素。
三阶缓冲半有源滤波器
有一种常见的有源滤波器策略是在三阶或四阶无源滤波器的中间环节使用运算放大器缓冲器驱动最后的一个或者两个 RC 电路块，这种滤波器被称为“半有源滤波器”。如果 R3 和 R4 的噪声比较明显（因为在有源滤波器方案中可以使用更小的电阻值），或者需要稍大的调谐电压，或者 VCO 的输入漏电流大于典型值，这种方案可能有所助益。
四阶有源滤波器噪声
在本系列文章的第一篇中给出了“慢回转模式”四阶有源滤波器的设计方法（图 4）。这种有源滤波器架构旨在降低运算放大器的带宽和压摆率要求。在反馈路径中使用 R2 和 C2 实现的反相模式使得这种形式能够提供具有低噪声增益的更高调谐电压。电流首先流过 R3，然后流过 R2-C2，将运算放大器输出电压充电到所需的电压水平上。输入 RC 旨在降低运算放大器的高压摆率并降低电荷泵的输出带宽。
图 4：四阶有源环路滤波器，也可以实现为五阶形式，图中显示了要进行分析的噪声源。
但是，尽管它有利于让运算放大器避开来自电荷泵的高频信号，增加一个额外的输入 RC 级也可能会有其它优点。正如 Banerjee 所指出的，实验证据（参考文献 4，第 5 版，第 371-372 页）表明，有源环路滤波器中的运算放大器不够快，有时似乎会导致 PLL 的 1/f 噪声上升几个 dB。这可能是由于脉冲加宽导致的，因为这会使得通过更多的电荷泵 1/f 噪声。
有源滤波器调节输出上的噪声可以表征为来自正输入端、负输入端、前向阻抗和最终的 RC 环节的噪声功率之和。
负输入端在滤波器内部的噪声为 R3 的热噪声，通过以下方式获得：
我们可以使用下面的几种关系式产生噪声的频率分布。
接下来，我们考虑从运算放大器的正输入端产生的噪声。它来自于参考噪声的均方根和 Vnp 以及运算放大器自身的噪声，由下式给出：
下面是一个使用方便的幅值平方函数。
R2 产生的噪声是通过考虑运算放大器的负输入端的“虚地”特性而得到的。运算放大器的反馈机制使得负输入端等于正输入端，因此来自 R2 的噪声直接输出到输出端上，当 C1>0 时，该噪声会在 Zfor 范围内被过滤掉，从而反映不到输出端上了。
运算放大器的噪声电流在运算放大器输出端上产生的噪声也可以利用它的虚短特性得到。
让 Inop 完全通过 Zfor 而不是通过 Zback 便可以得到它。
为方便起见，我们可能将 R4 的噪声计算为运算放大器输出的一部分。现在，我们在运算放大器的输出端具备了所有噪声项。
这种噪声仅需要通过现在经过处理后已经没有噪声的 R4-C4 滤波器，以使来自有源滤波器的噪声呈现给 VCO 的调节输入。
现在，除了有时被称为“PLL 噪声”的噪声项之外，我们有了都可以被环路整形的所有主要的开环噪声。“PLL 噪声”是一个误导性的术语，因为它通常只意味着合成器 IC 中电荷泵和分频器的噪声，而不是总的 PLL 噪声。在对噪声源的讨论中没有给出这两种噪声的内容，因为它通常被指定为整形后的闭环噪声。下一篇文章将介绍分析噪声形状的方法、最佳环路带宽以及评估合成器 IC 芯片噪声的品质因数。
与非网编译内容，未经许可，不得转载！
