加入星计划,您可以享受以下权益:

  • 创作内容快速变现
  • 行业影响力扩散
  • 作品版权保护
  • 300W+ 专业用户
  • 1.5W+ 优质创作者
  • 5000+ 长期合作伙伴
立即加入
  • 正文
  • 相关推荐
  • 电子产业图谱
申请入驻 产业图谱

台积电公开透露7纳米及以下工艺规划,帮你划重点

2018/05/13
32
阅读需 16 分钟
加入交流群
扫码加入
获取工程师必备礼包
参与热点资讯讨论

台积电 2018 技术研讨会上,台积电业务发展副总裁 B.J. Woo 博士介绍了移动应用和 HPC 计算领域的市场趋势,并分享了台积电在这两个细分市场技术服务方面取得的突破性进展。

5GAI 是两个双位数据增长的领域,将成为接下来的主流市场。对于移动领域而言,从 4G LTE 向 5G 的转变需要更高的调制解调速度(从 1Gbps 到 10Gbps),CPU 速度提高 50%,GPU 速度提高两倍,双晶体管密度提高 3 倍,AI 引擎性能提高至 3 TOPS 每秒,并且没有太多的功耗增加。在这个细分市场上,台积电正在迎来从 28HPC +向 16FFC 的转变。

在云端,随着计算需求向网络边缘移动,数据中心交换机吞吐量需要从 12.8Tbps 增长到 25.6Tbps。同样地,双内存带宽,3 到 4 倍的 AI 加速器吞吐量和 4 倍的晶体管密度正在到来。

7 纳米技术进展

Woo 博士表示,提供高密度和功率要求以满足数据密集型 AI 应用的低延迟是台积电 10 纳米工艺成功的关键。7 纳米节点在提供出色的 PPA 值方面取得了良好的进展,密度提高超过 3 倍,速度增益超过 35%,功耗降低超过 65%。

N7 HPC 通道速度超过 N7 移动(7.5T vs 6T),速度提高 13%,并通过良率和质量测试。部分原因是台积电成功利用了 N10 D0 的杠杆学习,并将其作为 Fab15 的目标。

N7 IP 生态系统也处于准备就绪状态,预计到 2018 年底,移动、高性能计算、汽车和服务器将会有超过 50 个版本。预计 7nm 技术具有与其前代 28nm / 16nm 节点类似的长寿命。从浸入到 EUV 缩放和更密集的标准单元架构的迁移组合使整体显着提升。

EUV 采用和 N7 +流程节点

Woo 博士分享了 N7 +上 EUV 应用程序的一些进展。EUV 适用于选定的图层,降低了工艺复杂性并增强了图案的保真度。它还支持未来的技术扩展,同时提供更好的性能、良率和更短的周期时间。Woo 博士表示,N7 + EUV 与 N7 +浸入式相比具有更紧密分布的通孔电阻字样,因为它具有更好的均匀性。

N7 +的价值主张包括在 N7 上提供 20%以上的逻辑密度,在相同速度下降低 10%的功耗,并且对客户的持续合作项目预计会有额外的性能提升。

N7 +在 N7 节点上也将有两位数的良好增长,因为它利用相同的设备和工具来获得牵引力。Woo 博士声称,N7 +比其他代工厂的缺陷密度更低,以及与 N7 基准相当的 256Mb SRAM 产量和器件性能。台积电提供从 N7 到 N7 +的简单 IP 移植,以便那些不需要重新设计的设计实体。

HPC 和 N7 +过程节点

对于 HPC 平台解决方案,从 N7 向 N7 +的转变涉及到 EUV,更密集的标准单元架构,超低 Vt 晶体管,高性能单元,超高密度 MIM 电容和更大的 CPP。

N7 +通过使用创新的标准单元架构提供更好的性能和功耗。它可以在相同的面积内实现更高的散热片密度。另一方面,通过在非时序关键区域应用单鳍片来降低功耗,可以减少大约 20%的电容,并减少动态功率数量。

采用新结构还可以提高 MIM 电容和 HPC 3%至 5%的利用率。N7 +设计套件已准备好支持 IP 生态系统。

N5 价值定位

N5 具有新的 elVt(极低 Vt),与 N7 相比,最大加速速度提高了 25%,采用了积极的缩放和全面的 EUV。 N5 在 256Mb SRAM 上取得了两位数的良好进展。风险生产预计为 2019 年上半年。

与 N7 流程(使用 ARM A72 CPU 内核+内部环形振荡器)相比,Woo 博士还分享了一些指标:

- 速度提高 15%(最高速度达 25%)

- 功率减少 30%

- 通过创新的布局和布线提高了 1.8 倍的逻辑密度

- 通过 poly pitch 缩小和选择性 Lg 和 fin 提高 1.3 倍模拟密度,产生更加结构化的布局

16FFC / 12FFC 技术

Woo 博士最后谈到了射频技术和路线图。她提到基于 N16 和 N12 FinFet 的平台技术覆盖广泛,涉及 HPC、移动、消费者和汽车。16FFC 和 12FFC 都表现出强大的采用数据,超过 220 个带。 12FFC 相较于 16FFC,通过双螺距 BEOL、设备 boost、6 道 stdcell 库和 0.5V VCCmin 实现 10%的速度增益、20%的功率减少和 20%的逻辑密度增加。

 

更多内容,欢迎访问《芯片世界观》。

 

与非网编译内容,未经许可,不得转载!

相关推荐

电子产业图谱