负载电容究竟有多重要？看完本文你就明白了

why care 负载电容

负载电容（load capacitance）常用的标准值有 12.5 pF，16 pF，20 pF，30pF，负载电容与石英谐振器一起决定振荡器的工作频率，通过调整负载电容，一般可以将振荡器的工作频率调到标称值。

负载电容和谐振频率之间的关系不是线性的，负载电容变小时，频率偏差量变大；负载电容提高时，频率偏差减小。下图是一个晶体的负载电容和频率的误差的关系图。

图 1、晶振误差— 负载电容（22 pF 负载电容）

负载电容的定义

从石英晶体插脚两端向振荡电路方向看进去的全部有效电容为该振荡电路加给石英晶体的负载电容。石英晶体的负载电容的定义如下式：

图 1 中标示出了 C_G，C_D，C_S的的组成部分。

图 1、晶体振荡电路的概要组成

C_G指的是晶体振荡电路输入管脚到 gnd 的总电容（比如 USB PHY 的 USB_XI 信号到地）。容值为以下三个部分的和。

● USB_XI 管脚到 gnd 的寄生电容, C_i

● 晶体 - 震荡电路 XI 的 PCB 走线到到 gnd 的寄生电容，C_PCBXI

● 电路上另外增加的并联到 gnd“负载电容”, C_L1

C_D指的是晶体振荡电路输入管脚到 gnd 的总电容（比如 USB PHY 的 USB_XO 信号到地）。容值为以下三个部分的和。

● USB_XO 管脚到 gnd 的寄生电容, C_o

● 晶体 - 震荡电路 XO 的 PCB 走线到到 gnd 的寄生电容，C_PCBXO

● 电路上另外增加的并联到 gnd“负载电容”, C_L2

 C_S指的晶体两个管脚之间的寄生电容（shunt capacitance），在晶体的规格书上可以找到具体值，一般 0.2pF~8pF 不等。如图二是某 32.768KHz 的电气参数，其寄生电容典型值是 0.85pF（在表格中采用的是 Co）。

图 2、某晶体的电气参数

C_i 以及 C_o 的取值，一般可以在芯片手册上查询到。比如图三是某芯片的 XI/XO 的寄生电容值。

图 3、某芯片的输入电容

C_L1/C_L2的计算过程

一般我们会说，计算晶体振荡电路的负载电容，事实上是根据晶体规格书上标称的负载电容，计算出实际需要在晶体两端安装的电容 C_L1以及 C_L2的值。

假设我们需要计算的电路参数如下所述。芯片管脚的输入电容如图三 CN56XX 所示，C_i=4.8pF；所需要采用的晶体规格如图二所示，负载电容 C_L=12.5pF，晶体的寄生电容 C_S=0.85pF。

我们可以得到下式：

为了保持晶体的负载平衡，在实际应用中，一般要求 CG=CD，所以进一步可以得到下式：

根据 C_G的组成部分，可以得到：

C_G=C_i+C_PCBXI+C_L1=23.3pF

晶体布线时都会要求晶体尽量靠近振荡电路，所以 C_PCBXI一般比较小，取 0.2pF；C_i=4.8pF。所以最终的计算结果如下：(C_L2的计算过程类似)

C_L1=C_L2=18.3pF≈18pF

例外情况

现在有很多芯片内部已经增加了补偿电容（internal capacitance），所以在设计的时候，只需要选按照芯片 datasheet 推荐的负载电容值的选择晶体即可，不需要额外再加电容。但是因为实际设计的寄生电路的不确定性，最好还是预留 C_L1/C_L2的位置。

以上的计算都是基于 C_G=C_D的前提，的确有一些意外情况，比如 cypress 的带 RTC 的 nvsram 的时钟晶体要求两边不对称，但是幸运的是，cypress 给出了详细的计算过程以及选型参考。

与非网原创文章，未经许可，不得转载！