加入星计划,您可以享受以下权益:

  • 创作内容快速变现
  • 行业影响力扩散
  • 作品版权保护
  • 300W+ 专业用户
  • 1.5W+ 优质创作者
  • 5000+ 长期合作伙伴
立即加入
  • 正文
  • 相关推荐
  • 电子产业图谱
申请入驻 产业图谱

Achronix:借助嵌入式FPGA IP之力进入ASIC的千亿级市场

2016/10/13
5
阅读需 24 分钟
加入交流群
扫码加入
获取工程师必备礼包
参与热点资讯讨论

随着大数据物联网时代的来临,FPGA 实现了快速增长,但是很多研究机构预测 FPGA 的全球市场容量只有 50 亿美金,如果想实现突破就要开拓新的市场,各家 FPGA 厂商也在频频发力,英特尔 PSG 事业部(原 Altera 公司)已经推出 CPU+FPGA 的架构,以更好地服务于数据中心市场;赛灵思也将自己的市场扩展到四大领域:云计算嵌入式视觉、工业物联网5G。那么,FPGA 是否还有更宽广的市场可以进入呢?近期,Achronix Semiconductor 推出了自己的嵌入式 FPGA IP,让 FPGA 以 IP 的形式嵌入 SoC,从而实现更低功耗,更低成本,更高速度。如果这一产品能够被用户所采纳,这就意味着 Achronix Semiconductor 进入了 ASIC 的千亿级市场。

可能很多人会问:Achronix Semiconductor 是何方神圣?说到 FPGA 市场,我们往往会想到赛灵思、Altera、莱提斯和 Microsemi 这些世界级巨头,因为他们的市场占有率更高,产品应用更多,但是我们也不要忘记那些在细分市场坚持奋斗的小公司,他们的体量可能比较小,但是在特定领域却有自己的优势。Achronix Semiconductor 首席执行官罗伯特 . 布雷克向与非网记者介绍,“我们是一家私有的、采用无晶圆厂模式的半导体公司,总部位于美国加利福尼亚州圣克拉拉市。公司开发了全球最先进的 FPGA 技术,该技术是我们多个产品系列的基础,包括 Speedster 22i 系列独立 FPGA 以及马上发布的 Speedcore eFPGA IP 产品。Achronix 的所有 FPGA 产品均由其 ACE 设计工具提供支持,该工具还集成了对 Synopsys Synplify Pro 工具的支持。”

FPGA 发展的三个阶段:功能强大,应用变宽
纵观 FPGA 技术的发展历史,可以分为三个阶段:第一阶段是 TTL 逻辑时代,从 80 年代到 90 年代中期,Xilinx 和 Altera 都推出了各自的 FPGA 产品,但是由于逻辑门数量少,一直被认为速度慢,难以使用;第二阶段是连接时代,从 90 年代中期到 2015 年,随着工艺的发展,逻辑阵列数量剧增,速度加快,成本降低,还加入数字信号处理、嵌入式处理、高速串行和其他高端技术,从而被应用到更多的领域,FPGA 将 ASIC 和 SoC 连接起来,在这个阶段 FPGA 的市场增加到 50 亿美金。过去 30 年来,FPGA 产品的目标一直瞄准速度、成本和密度三个指标,即构建容量更大、速度更快和价格更低的 FPGA,那么达到这些目标以后未来会走向哪里呢?罗伯特 . 布雷克指出,“第三个阶段 FPGA 将服务于 CPU 加速,主要有三方面的应用,云计算高性能硬件加速、软件定义网络和无线基础应用等。”

当然为了满足高速传输和高速运算,很多公司提出并采用了多核处理器的加速方法,通过多核并行运算以提高系统整体的性能。但是运算速度并不会随着核数量增加呈正比例增长,因此大家又在寻找其它的加速方法,以满足高性能低功耗的需求。而 FPGA 硬件加速的优势非常明显,罗伯特 . 布雷克介绍,“第一,并行运算;第二,在一个时钟周期可以完成全部功能;第三,性能倍数的增加随着加速器的增加而增加。”

FPGA 作为 IP 集成到 SOC 芯片中的各种优势
我们可以看到,目前的 ASIC 中集成了越来越多的器件,如存储器电源管理DSP、存储控制器、混合信号以及图形处理器等,但是唯独没有嵌入式 FPGA 技术,为什么?罗伯特 . 布雷克认为有两个原因,一是成本很高,但是随着半导体工艺的改进,成本已经降低,目前已经可以承受;二是没有人愿意提供此技术,因此 Achronix 从中看到了契机,推出了 Speedcore 嵌入式 FPGA(embedded FPGA ,eFPGA)知识产权(IP)产品。

对比传统 FPGA,嵌入式 FPGA 有哪些优势?我们不妨仔细分析一下:


图 1:体积缩小


传统的 FPGA 包含 FPGA 核、可编程 IO、并行转换器和接口控制器,其中 FPGA 核占整体体积的 50%,如果客户将 FPGA 嵌入 SoC 中,只需要购买嵌入式 FPGA IP 即可, 因此体积和成本都会得到节约。


图 2:系统成本降低

从图 2 可以看出,PCB 尺寸会缩小,随着 IO 的减少 PCB 层数会减少,信号完整性提高,FPGA 外接芯片也减少。

图 3:Speedcore eFPGA 降低功耗和成本

如图 3,从功耗来看,来自 IO 与核的动态功耗和静态功耗都降低很多;从成本来看,用户可以根据需要定制 FPGA 逻辑单元,从而比独立 FPGA 降低成本,随着核的减小 PCB 会随着减小。


图 4:延时缩小

传输延时是独立 FPGA 不可避免的问题,因为 FPGA 与 SoC 连接需要通过收发器传输信号,并且要满足各种协议,而嵌入式 FPGA 是嵌入在 SoC 内部,因此不需要收发器,不用满足各种协议,因此传输延时极短。


图 5:与同类产品比较

如图 5,将 Achronix 的 Speedcore 嵌入式 FPGA 与赛灵思和 Altera 的独立 FPGA 产品进行对比,在逻辑单元和存储器相当的前提下,吞吐量性能提高了 10 倍,功耗降低了 50%,成本降低了 90%。

以高性能迎接 ASIC 市场的挑战
罗伯特 . 布雷克认为要做嵌入式 FPGA 必须具备两个条件:一是 FPGA 软件设计能力要很强;二是 FPGA 是嵌入到客户的 SoC 中,因此 IP 集成技术要十分成熟。Achronix 的优势在于 ACE 设计工具已经很成熟,经过多次升级,性能完善。经过三年的研发,现在已经可以提供基于台积电(TSMC)的 16 纳米 FinFET Plus(16FF+)工艺的 Speedcore IP 产品,并且正在开发基于台积电的 7 纳米工艺的 IP。

Speedcore IP 产品具有很大的灵活性,客户可以针对其应用来定制最佳的芯片面积、功耗和资源配置。客户可以定义查找表(LUT)、嵌入式存储器以及 DSP 的数量。此外,客户可以定义 Speedcore 的宽高比、输入输出(IO)端口的连接,还可以在功耗和性能之间进行权衡。Achronix 提供了 Speedcore IP 产品的 GDS II 文件,客户可直接将其集成至自己的 SoC 中。

具有了以上的技术优势和服务能力,这就意味着 Achronix 可以为千亿级的 ASIC 客户提供服务,客户也可以利用在 SoC 中加上嵌入式 FPGA IP 的方式加快产品上市周期。但是其中需要怎样的磨合过程,未来的 SoC 产品会给我带来答案。

与非网原创报道,转载请注明来源。

Achronix

Achronix

Achronix Semiconductor Corporation is a fabless semiconductor corporation based in Santa Clara, California, offering high-performance FPGA solutions.

Achronix Semiconductor Corporation is a fabless semiconductor corporation based in Santa Clara, California, offering high-performance FPGA solutions.收起

查看更多

相关推荐

电子产业图谱