4
“SoC FPGA 已经进入 4 核乃至 16 核时代，集成有 500 多万个逻辑单元，DSP 的浮点运算能力达到 10T FLOPS，面临的一个关键的问题是这些数据如何快速传输到核心处理单元， 因此存储器的访问越显重要。我们推出的最新解决方案就是这样一种能够实现 10 倍于此前的存储器带宽的产品，这是一个蛙跳式的进步。”Altera 公司产品营销资深总监 Patrick Dorsey 在其最新产品 Stratix 10 DRAM SiP 的发布会上如是说。
具体来说，这款计划于 2017 年出货的最新的 Stratix 10 DRAM SiP 产品将采用存储器厂商现代公司的 HBM DRAM 内存，通过英特尔先进的嵌入式多裸片互连桥接（EMIB）技术，将 FPGA、MCU、DSP 以及 DRAM 等其他功能模块集成在 2.5D 的 SiP 封装内，实现一个异构多核的 SoC FPGA 产品。
这里面包含几个关键的信息点，即：
1. Altera 在 SoC FPGA 产品中划时代的开始采用 DRAM 存储器，而且是最新的 HBM 内存，将 FPGA 的存储器带宽提升了 10 倍，对 Stratix 10 系列面向的包括数据中心、HPC、雷达、定制服务器等高端市场而言，具有里程碑式的意义；
一些 Stratix 10 的目标市场对系统带宽的要求
2. 此次 DRAM 内存的集成是通过英特尔独有的 EMIB 技术实现的，这种技术适用于 14nm 工艺，是介于传统平面、最新立体晶体管技术之间的一种 2.5D 封装格式，能在一颗芯片内封装多个不同架构的裸片，实现更高集成度。相比于复杂、昂贵的硅穿孔(TSV)，EMIB 封装了一个小小的硅桥接芯片，只在需要的地方对裸片进行互连，而且可以使用标准的倒装芯片(flip-chip)组装，让高速信号从芯片直通封装基底。
Patrick 强调 EMIB 技术给 Stratix 10 DRAM SiP 带来的优势包括简单、可扩展，功耗极低，以及优异的信号和电源完整性。
如果说此前英特尔开始代工 Altera 的 FPGA 产品只是双方融合的开始，那么这款产品的推出则标志着 Altera 和英特尔开始了在技术上的融合，让 Altera+英特尔的产品模式走向深入；
3. 提到 FPGA 和 CPU 的数据传输速度，大家有没有想到前不久 IBM 宣布和赛灵思合作，将 POWER 架构推向服务器领域的新闻，而 POWER 架构挺进服务器领域最大的亮点莫过于可通过 OpenPOWER 架构独有的 CAPI 一致性加速处理器接口实现与 FPGA 间更快速的通信，从而更好地为处理器实现加速。相较于高通目前在服务器方面的尝试，IBM 的 POWER 架构可能还会对英特尔构成一定威胁。
如果说以 GPGPU 为主，大幅度提高系统浮点运算能力是第一代异构加速计算的典型特征的话，我们现在可以基本总结出以 FPGA 为主，所谓的第二代异构计算的一些重要特征：第一：具备缓存一致性和对等的内存访问能力，这是最为重要的特征，与第一代异构计算有了本质的不同，并对应用编程具备了明显的友好性；第二：基于 FPGA 可灵活配置加速模块，毫无疑问，在第二代异构计算中，FPGA 将是一大主角，它本身灵活的可编程性为应用加速提供了丰富的应用场景；第三、它将隆重开启整数运算加速的大门， 随着 FPGA 编程的便利性进一步提高，FPGA 的整数型加速将会迅速普及（当然绝不是说 FPGA 不能用于浮点加速，只是看应用比例），这对于当前的大数据、海量视频处理、图像匹配等新兴需求不谋而合，就像当初 GPGPU 与科学计算的发展相得益彰一样，第二代异构计算将把相应的整数型应用的性能带到新的高度。
因此我们不得不佩服英特尔的先见之明，抢先一步将 Altera 收入囊中，并在前不久的 IDF15 美国站上，针对 IBM 的 CAPI+FPGA 加速方案，正式发布了 CPU 通过 QPI 直联 FPGA 的方案设计。而此次 Altera 最新的 Stratix 10 DRAM SiP 产品的发布，无疑让英特尔 CPU+Altera SoC FPGA 加速方案可以在服务器市场独步天下再填重量级砝码。
Stratix 10 后续可能集成的一些功能模块
“Stratix 10 DRAM SiP 产品是一个系列，面向不同的应用需求，我们将推出三种不同配置，搭载不同存储容量的 DRAM，从 4GB 到 16GB 不等，当然，这里 DRAM 的存储容量只要够用就好，因为它的带宽可以达到每秒 1TB，如果还需要更多的存储，完全可以接入到更大的系统级存储。”Altera 公司高级产品营销总监 Manish Deo 最后强调。
更多有关 Stratix 10 的资讯，欢迎访问 与非网 Stratix 10 专区
与非网原创内容，未经许可，不得转载！
