1
6.6 ADC带进位的加法指令
1．指令的编码格式
ADC加操作指令，将寄存器<shifter_operand>的值加上<Rn>表示的数值，再加上CPSR中的C条件标志位的值，将结果保存到目标寄存器<Rd>中，并根据指令的执行结果设置CPSR中相应的标志位。
指令的编码格式如图6.7所示。
图6.7 ADC指令的编码格式
2．指令的语法格式
ADC{<cond>}{S} <Rn>,<Rn>,<shifter_operand>
① <cond>
为指令编码中的条件域。它指示指令在什么条件下执行。当<cond>忽略时，指令为无条件执行（cond=AL（Alway））。
② <S>
S位（bit[20]）决定指令的操作是否影响CPSR中条件标志位的值。当S=1时指令更新CPSR中条件标志位的值；当S=0时指令不更新CPSR中条件标志位的值。当S=1时，有下面两种情况。
· 如果<Rd>不是R15，CPSR中的N和Z位根据指令的执行结果设置。C位根据指令操作是否产生一个进位（即一个无符号溢出）来设置；V位根据是否有带符号的溢出来设置。CPSR中的其他位不受影响。
· 如果<Rd>是程序计数器R15，则当前程序状态的SPSR拷贝到CPSR。如果处理器处于用户模式或系统模式，则指令的执行结果不可预知。因为这两种模式没有自己的私有SPSR寄存器。
③ <Rd>
指定目标寄存器。
④ <Rn>
指定第一个源操作数寄存器。
⑤ <shifter_operand>
使用ARM的通用寻址模式确定第二个源操作数。它影响指令编码格式中的I（bit[25]）位和shifter_operand（bits[11∶0]）位。
3．指令操作的伪代码
指令操作的伪代码如下面程序段所示。
If ConditionPassed{cond} then
Rd=Rn + shifter_operand+C Flag
If S==1 and Rd==r15 then
CPSR=SPSR
Else if S==1 then
N flag=Rd[31]
Z flag=if Rd==0 then 1 else 0
C flag=CarryFrom{ Rn + shifter_operand +C Flag}
V flag=OverflowFrom{ Rn + shifter_operand +C Flag }
4．指令举例
【例6.6】ADC指令举例。
ADC 将把两个操作数加起来，并把结果放置到目的寄存器中。它使用一个进位标志位，这样就可以做比32位大的加法。下面的例子将加两个 128 位的数。
128位结果：寄存器R0、R1、R2和R3
第一个128位数：寄存器 R4、R5、R6和R7
第二个128位数：寄存器 8、9、10和11。
ADDS R0, R4, R8 ;加低端的字
ADCS R1, R5, R9 ;加下一个字，带进位
ADCS R2, R6, R10 ;加第三个字，带进位
ADCS R3, R7, R11 ;加高端的字，带进位
