817
NVIDIA 是全球加速计算的领导者。我们正在从根本上改变计算的工作方式以及计算机的功能。
NVIDIA 创始人兼 CEO 黄仁勋曾提到：“NVIDIA 正在重塑计算的未来。我们建立了一种文化，让人们可以从事一生的工作。我们是一台不断学习的机器。项目就是‘统帅’。人人都有发言权。”
目前，NVIDIA 正在寻找板级硬件设计工程师、云服务提供商硬件应用工程师和信号和电源完整性工程师加入团队，共同推动技术的持续进化。
板级硬件设计工程师
NVIDIA 诚聘杰出的板级硬件设计工程师加入我们的团队。LDE（Lead Design Engineer）作为 NVIDIA 核心硬件设计引擎，我们专注突破板级设计的物理极限，通过革命性的高速信号设计、多模态电源拓扑及多 GPU 集群互联的机架级集成架构，为 AI 计算、自动驾驶、数据中心及图形领域提供核心算力支持。
LDE 团队始终以“定义标准，而非追随标准”为使命，秉持对技术极致的追求与高度的责任心，从芯片级到系统级全程把控设计细节，为全球合作伙伴交付可量产的尖端产品，并以严谨的态度与创新的思维去探索技术的边界从而推动计算技术的未来。
工作内容:
负责围绕 GPU、DPU 和 CPU 设计新产品，涵盖图形处理、自动驾驶平台、服务器和数据中心等方向。
全程负责推动设计执行的每一个环节，包括原理图设计，Layout 检查， 测试计划的讨论，以及为测试，生产中遇到的各种问题提供最优的解决方案。
作为芯片设计、热设计、机构设计、信号完整性（SI）和电磁兼容性（EMC）工程师的主要接口，LDE 需要整体把控产品设计进度和设计品质，从而在紧张的开发周期内稳定地交付高质量的产品。
LDE 的另一个职责是研究新功能、电路和架构，参与行业标准的制定和讨论，并将其应用于下一代产品和平台的开发中。
我们希望您具备以下条件：
拥有电子工程学士或硕士学位，以及 3 年以上的硬件电路设计或系统设计经验。
熟悉高速信号设计规则和电源设计方法。
精通数字或模拟电路仿真和故障诊断。
具备复杂项目交付能力，从产品定义到大规模量产。
对电路开发充满热情，具备出色的解决问题的能力。
具备良好的沟通能力和批判性思维。
至少在以下两个领域有深入的系统体系知识：例如，IB / 以太网交换机、Computer Tray、数据中心架构开发、PC、图形处理、自动驾驶硬件产品开发。
加分项：
具有高速互连技术在高速交换机开发中的经验。
熟练掌握 IB / 以太网交换芯片系统设计与调试。
具备创新精神，思维敏锐，乐于挑战技术极限。
工作地点：深圳
投递方式：扫描下方二维码进行投递
简历请附“最难忘的失败案例”——我们不追求完美，更看重你从失败中获得的洞察与成长。
云服务提供商 硬件应用工程师
Hardware Application Engineer 是 NVIDIA 全球工程团队与前沿客户的桥梁，致力于将 NVIDIA 先进的硬件转换为全球数据中心客户的坚实算力底座。同时基于团队成员从芯片到系统的丰富硬件经验，我们以面向未来的创新思维理解市场需求，转化为复杂的硬件规划并同全球工程团队一起推动实现。
工作内容:
支持 NVIDIA 最新的以太网技术与中国主要云服务提供商的系统集成。
协助部署新的超级计算机技术和数据中心。
通过了解和满足客户需求，建立并维护客户信任。
与研发团队紧密合作，根据客户需求开发和完善产功能。
领导解决复杂且备受关注的客户问题。
就产品需求向工程团队和营销团队提供有建设性的反馈意见。
我们希望您具备以下条件：
拥有电子工程或计算机工程专业学士学位。
具备 5 年以上服务器硬件开发经验。
丰富的网络工作经验，尤其熟悉网卡和交换机，了解以太网协议。
了解服务器拓扑结构、PCIe 协议、BMC 接口以及安全方面的知识。
拥有网络端口和 PCIe 端口物理层的相关经验，包括 SerDes 的调优。
具备解决问题的能力。
能够使用流利的英语进行沟通和演讲。
具备出色的人际交往能力，能够直接与客户开展工作。
加分项：
具备独立工作和项目领导的能力。
熟悉 PCIe 4.0 和 5.0 协议。
了解高速信号完整性理论及实践，且拥有使用实验室设备的经验。
具有脚本或固件开发的经验。
工作地点：北京、上海、深圳
信号和电源完整性工程师
NVIDIA Signal Integrity 信号完整性团队，专注于高性能芯片和高速接口的信号和电源完整性设计和优化。通过全链路的仿真分析和优化，我们确保产品的高性能和高可靠性。我们产品中的高速信号接口如 NVHS/GDDR7，信号速率始终处于业界领先水平，带来前所未有的设计挑战。我们热爱挑战设计边界，追求技术极致，欢迎你加入我们，共同探索信号完整性领域的极限。
工作内容:
推动电路板 / 系统级别的信号完整性（SI）和电源完整性（PI）的需求。
主导电路板 / 系统的 SI 和 PI 设计工作，包括 PCB 的层叠结构/材料选择、设计指南的实施、布局审查以及布局后的分析。
与架构团队、ASIC 团队、混合信号团队、封装团队和 PCB 设计团队紧密合作，设计并确保系统 SI/PI 性能在 Gerber 文件输出前达到预期。同时，与设计验证团队密切合作，为 SI 和 PI 方面的故障分析提供支持。
开发新颖的算法和新方法，以改进 SI 和 PI 的建模工作。
与应用工程团队协作，为客户解答有关 SI 和 PI 方面的问题。
进行 VNA 和 TDR 测量，以支持模型的相关性验证工作，增强设计阶段的信心。
我们希望您具备以下条件：
拥有电子工程硕士或学士学位，或同等工作经验。
至少 2 年以上 SI 和 PI 工程师的工作经验。
深入了解电磁学知识，尤其是包括传输线理论和过孔特性在内的电磁波相关知识。
熟练使用 HFSS、Sigrity、Hspice 和/或其他仿真工具。
具备使用 Cadence Allegro PCB Designer 和 Constraints Manager 的经验。
了解大批量制造过程中的变化及其对通道信号完整性的影响。
有实验室测量方面的经验，包括具备使用 VNA 和 TDR 的经验。
对 SI 和 PI 工作充满热情。
具备良好的英语书面和口头表达及人际交往能力。
加分项：
熟悉 NRZ、PAM-4、双二进制信号方案。
有接触接口时序预算和系统建模方面的经验。
熟悉高速 I/O 设计理念，包括时钟生成、发送器和接收机设计以及均衡方案。
具备 PDN 分析能力，包括模型生成和时域仿真。
拥有使用 Matlab、Python 和 C 语言的经验，并且有过封装设计方面的相关经历。
工作地点：深圳
如果您有任何疑问，欢迎发邮件咨询：sh-recruitment@nvidia.com
