深入剖析去耦电容及其作用

理解去耦作用的一种方法是通过瞬态分析来看待去耦网络。去耦网络包括大容量去耦电容和局部去耦电容。局部去耦电容能够在需要时为器件电源提供高频瞬态电流。数字电路和开关模拟电路的瞬时供电电流可能非常高。

为了提供这种瞬态电流，连接局部去耦电容到器件电源引脚和地引脚的路径需要具有尽可能低的电感。局部去耦电容用于提供短时间的瞬态电流，而大容量去耦电容是一个更大的电容器，用于在瞬态之间为局部去耦电容重新充电。

通常，一个大容量去耦电容可以为多个器件供电，并放置在电路板的电源入口处。一般来说，大容量去耦电容的容量至少是所有局部去耦电容容量总和的10倍。常用的大容量去耦电容容量为10uF，而常见的局部去耦电容容量为0.1uF或1uF。

电源与大容量去耦电容之间的电感通常高于大容量电容与器件之间的电感，而局部去耦电容与器件之间的电感是最低的。通过提供高频瞬态电流，局部去耦电容可以最大程度地减少局部器件电源电压的变化。此外，局部去耦电容还可以防止瞬态电流需求对电源总线和其他器件造成干扰。

• 局部去耦提供高频瞬态电流。
• 器件产生的瞬时瞬态电流可能很高。
• 大容量去耦提供低频电流，瞬时大电流值可达0.1uF。
• 电源具有最高的电感，PCB电源走线具有较低的电感，而局部去耦具有最低的电感。
• 去耦可最大限度地减少器件附近的噪声，并减轻对共享电源总线的其他器件的影响。

看待去耦的另一种方式是考虑器件电源端所看到的阻抗。理想情况下，该阻抗在直流时较高，在高频时较低，从而有效地将电源瞬态短路。从实际角度出发，去耦网络的阻抗在高频时会降低到较低水平，然后由于寄生电感的影响又开始上升。

优化去耦的过程就是最小化这种寄生电感。此外，一些去耦阻抗网络会有多个谐振峰，可能会引入噪声问题。

器件端所见阻抗：

• 在直流时阻抗较高。
• 理想情况下，在高频时阻抗为零，以短路高频瞬态。
• 实际去耦在高频时阻抗较低，但会由于寄生电感的影响而开始上升。
• 实际去耦可能具有多个谐振峰。

为了理解去耦，了解电容器的实际模型至关重要。理想电容器具有电容电抗，该电抗在较高频率时总是减小。而实际电容器具有称为等效串联电阻（ESR）的寄生电阻和称为串联电感（SL）的寄生电感。实际电容器的阻抗将减小，直到达到ESR极限，然后由于SL的影响而开始增加。这里所示的例子是一个典型的X7R电容器，它经常被用于去耦。更复杂的模型通常由电容器制造商提供。

多年前，当通孔元件还很流行时，这个想法可能是正确的。但现代贴片电容器对于不同的电容值具有相似的等效串联电感（ESL）。例如，对于25V、0603封装、X7R类型的电容器，100pF、1000pF和10000pF的电容器的ESL都相对接近。下图中示例的元件编号而言，这四个不同电容器的ESL都约为200pH。

使用将不同电容器并联的过时方法实际上可能会引发问题。在上述电路中，1nF和100nF的电容器被并联放置。如果你查看每个电容器的阻抗曲线，你会发现组合后的曲线会在大约200Mhz处产生一个谐振峰。这个谐振峰可能会导致电源轨上的噪声在该频率处达到峰值。

因此，一般来说，为了避免谐振，最好在电源轨上为所有器件使用相同值和类型的去耦电容器。最后，当单个电容器足够时，使用多个电容器会浪费电路板空间并增加成本。

下图展示了在电源轨上使用相同值去耦电容器的推荐方法。请注意，相同电容器的阻抗将被电容器数量所除，因此在这个例子中，总阻抗被除以5。另外，也请注意，这个例子中没有因为电容器值不同而产生的奇怪谐振峰。

下图从实际角度出发展示了去耦的情况。请注意，电容器走线和过孔都具有电感。在大多数设计中，电源的地会位于一个内部平面，因此电容器通过过孔连接到电源和地。然后，电容器通过一条短而粗的走线连接到器件。

为了最小化连接到地的任何过孔的电感，信号层和地之间有一层薄介质是有用的。此外，使用多个过孔将进一步降低电感。你可能会问的一个问题是，过孔和走线的电感与去耦电容器的等效串联电感（ESL）相比如何？

这张图表显示了12mil至20mil过孔的电感。图表中展示了薄9mil介质和厚62mil介质的电感。对于12mil的过孔，厚介质的电感是薄介质的10倍以上。因此，介质的厚度，或过孔的高度，对其电感有显著影响。

注释1：9mil是典型的预浸料厚度，62mil是典型的两层板厚度。
注释2：12mil是典型的最小钻孔过孔尺寸。

比较12mil过孔和20mil过孔，我们发现大过孔的性能并没有显著提升。与其使用大过孔，不如使用并联过孔，因为电感会按过孔数量均分。

过孔电感：

减少介质厚度（h）可以显著降低电感使用更大的过孔也有助于逐步减少电感多个过孔相当于并联电感器，因此两个相似的过孔会将电感减半

下图展示了走线电感与宽度、长度和介质厚度的关系。在这种情况下，宽度加倍会使电感减半。同样，长度减少也会相应地减少电感。减少介质厚度也会降低电感，但效果并不显著。

走线电感：

增加宽度可以降低电感减小长度可以降低电感减少介质厚度可以降低电感

表格中给出的长度和宽度是连接到去耦电容器的典型值。去耦电容器的典型等效串联电感（ESL）约为200nH，因此表格显示走线电感很容易成为主导因素。

下图展示了三个布局示例。第一个布局使用的是两层板。两层板具有62mil的厚介质，因此任何过孔都会具有很大的电感。此外，连接电容器和DVDD的走线又长又细。请注意，与电容器的ESL相比，走线和过孔产生的寄生电感要大得多。

第二个示例使用的是四层板。这有助于最小化过孔和走线电感。最后一个示例使用了更短的走线和多个过孔。在这种情况下，走线和过孔的阻抗现在与电容器的等效串联电感（ESL）更为接近。

无论该平面是电源平面还是地平面，回流电流都会流经信号走线相邻的平面。当你想到一个包含信号源、负载和地的传统电路时，这似乎有些反直觉。在接下来的讲解中，我们将看到去耦和回流电流是如何流动的，以及PCB堆叠对电流流动的影响。

回流电流可以通过电源平面流动吗？

• 回流电流可以通过电源平面流动，这似乎有些反直觉，但确实如此。
• 接下来的两张图中将展示，对于一个CMOS门电路，根据其信号路径相邻的是哪个平面（地平面或电源平面），电流将如何在GND或电源平面中流动。

首先，我们来看看回流电流是如何流动的，以及直接邻近地平面的信号走线。在这种情况下，信号与地平面之间存在分布寄生电容。当门电路的逻辑状态发生转换时，寄生电容需要根据逻辑转换的方向进行充电或放电。

在门电路从低到高转换之前，寄生电容最初都会放电到0V。在转换时刻，顶部晶体管导通，底部晶体管截止。此时，寄生电容将充电至DVDD。请注意，此时会从去耦电容器中抽取电流来提供这个急剧的瞬态电流。

在高到低转换之前，寄生电容最初充电至DVDD，并通过底部晶体管放电。请注意，此时去耦电容器和电源不提供任何电流。最后，请注意，对于这两种转换，回流电流都流经该配置的地平面。

现在，我们来看看信号走线下方是电源平面的情况。在这种情况下，寄生电容从信号走线连接到电源平面。同样，门电路的逻辑输出转换会导致寄生电容充电和放电。在从低到高的转换过程中，寄生电容最初充电至DVDD，并需要放电到0V。

当顶部晶体管导通时，会发生放电。请注意，此时去耦电容器和电源不提供任何电流。在从高到低转换时，电容器需要从0V充电至DVDD。在这种情况下，去耦电容器和DVDD电源将提供充电寄生电容所需的电流。

请注意，在这个例子中，回流电流流经电源平面。最后两张图片的关键点是展示去耦仅在逻辑转换之一期间提供电流，以及展示回流电流如何通过电源平面流动。现在，我们来看看逻辑转换期间抽取了多少电流。

此处显示的示意图展示了信号走线位于相邻地平面上方时的低到高转换的电流流动。CMOS门电路需要提供电流来为从信号走线连接到地的寄生电容充电。所需电流的量与寄生电容的大小有关。电容的大小与PCB走线的尺寸有关。

长走线会具有较大的寄生电容。

中等长度走线的典型走线电容为pF级别。对于5nS的上升时间，寄生电容需要在5nS内完全充电。电流定义为电荷随时间的变化率。而电荷定义为z乘以v。因此，平均电流是电容C乘以电压V再除以时间。

以这个例子为例，10pF的电容乘以5V，再除以5nS，得出在瞬态事件期间的平均电流为10mA。假设瞬态波形为等腰三角形，则峰值电流可以估算为平均电流的两倍。在这种情况下，峰值电流约为20mA。

方波周期内的整体平均电流可以通过将电荷除以方波的整个周期来确定。在这种情况下，波形周期为20nS，整个周期内的平均电流计算为3mA。

对于适当的去耦，可以认为3mA的平均电流是由大容量电容器在20nS周期内提供的。而20mA的峰值电流是由局部去耦电容器在5nS的瞬态期间提供的。请注意，如果将上升时间缩短为2nS并进行相同的计算，则峰值电流会增加到50mA，但周期内的平均电流仍然保持为3mA。

下图重申了局部去耦电容器提供了大的快速瞬态电流。通过宽走线和多个过孔进行适当的布局，可以在局部去耦电容器和设备电源之间提供低电感连接。瞬态发生在极短的时间内，通常为几nS。

为局部去耦电容器重新充电的平均电流发生在更长的时间内。低频平均电流由大容量电容和电源提供。由于平均电流的频率远低于瞬态电流的频率，因此电源连接可能具有比局部去耦路径更高的电感。

Tips：一些关于去耦电容常见的问题及回答

1、使用一个大值电容器和一个小值电容器进行去耦是一个好方法，因为小值电容器对于高频去耦是最优的。例如，将0.1uF和0.001uF的电容器并联连接是一个很好的组合，可以实现更好的高频去耦。对吗？

回答：

答案是否定的，因为大多数现代相同封装尺寸的陶瓷电容器将具有相似的等效串联电感（ESL）。在过去，较低值的电容器会具有相应较低的ESL，因此使用低值电容器进行高频去耦是一种常见的做法。

然而，现代表面贴装陶瓷电容器的ESL不再与电容值紧密相关。此外，将两个不同值的电容器并联连接可能会产生具有谐振峰的组合阻抗，这可能会在该频率下增加噪声。

2、为了降低电感，放置多个小孔径过孔比放置一个大孔径过孔更好。例如，两个12mil的过孔会比一个20mil的过孔具有更低的电感。对吗？

回答：

答案是正确。对于62mil的板厚，一个12mil的过孔的电感是1.27nH，而一个20mil的过孔的电感是1.11nH。然而，这里的重点是，将两个12mil的过孔并联放置可以将电感从1.27nH降低到大约一半，即0.64nH。

3、去耦电容器与接地平面之间的介电层厚度会影响去耦效果。对吗？

回答：

答案是正确的，较薄的板意味着过孔长度短且电感低。这将降低去耦网络的阻抗，并使其更加有效。

4、对于下面的布局，当信号从CMOS输出传输到输入时，回流电流将在接地平面中流动。对吗？

回答：

答案是错误的，因为回流电流将始终在迹线相邻的平面中流动。在上面的例子中，电源平面紧邻信号迹线，因此回流电流将在电源平面中流动。