前PCIe时代:PCI(1992)采用32位并行总线,133MB/s带宽很快被3D图形和千兆网络卡击穿瓶颈
革命性转折(2003):PCIe 1.0采用差分串行架构,2.5GT/s速率实现双500MB/s带宽
目前PCIE技术动态
1. PCIe 6.0三大革新
2. 光电共封装演进
112G SerDes设计挑战:硅光集成突破通道损耗
铜缆极限突破:MCIO(Mini Cooled IO)连接器支持PCIe 5.0以上长距传输
PAM4调制:单位周期传输2bit,频谱效率翻倍
FLIT(Flow Control Unit):固定长度包结构,降低传输开销
L0p低功耗状态:动态关闭空闲Lane节能40%
对PCIE感兴趣的朋友,知名上市公司PCIE架构岗位可以看看
岗位职责
1. 新一代PCIe架构预研,和架构微架构方案落地。
2. PCIe系统建模和基于模型的架构/微架构制定。
3. PCIe系统性能验证和模型校准。
4. 基于PCIe Device的实际应用性能分析和建模。
任职资格
1. 计算机科学、计算机工程或电子工程等相关专业学位;
2. 精通PCIe相关专业知识和设计实现。
3. 具备C/C++语言开发经验,熟悉Linux开发环境,熟悉Python/Shell等脚本语言,具备较强的数据结构和算法能力。
4. 有芯片性能仿真建模经验,熟悉gem5/Qemu/SystemC等
5. 具备常见CPU PCIe设备特征分析和性能瓶颈分析的能力,有性能分析和优化的经验。地点:上海,北京,苏州,天津,成都