505
引言：本文详细介绍7 Series Intergrated Block for PCI ExpressPCIe硬核IP接口功能描述及PCIe配置空间相关内容。1. 概述
图1：7 Series Intergrated Block for PCI Express核框图
图1显示了PCIe硬核的顶层接口：
①系统（SYS）接口；
②PCI Express（PCI_EXP）接口；
③配置（CFG）接口；
④事务层接口（AXI4流）；
⑤物理层控制和状态（PL）接口；
2. PCIe硬核接口2.1 系统（SYS）接口信号
系统（SYS）接口由系统复位信号（sys_rst_n）和系统时钟信（sys_clk）组成，如表1所示。sys_rst_n的断言会导致整个内核的硬重置。系统复位信号为3.3V信号，系统输入时钟必须为100 MHz、125 MHz或250 MHz。
表1：系统接口描述
2.2 PCIe（PCI_EXP）接口信号
PCIe接口由多通道差分发送和接收对组成。一个PCIe通道（lane）由一对发送差分信号（pci_exp_txp，pci_exp_txn）和一对接收差分信号组成。1-lane core仅支持Lane0，2-lane core仅支持Lane0~1，4-lane core仅支持Lane0~3，8-lane core仅支持Lane0~7。PCI_EXP接口的发送和接收信号如表2所示。
表2：PCI_EXP接口的发送和接收信号描述
阅读全文
