加入星计划,您可以享受以下权益:

  • 创作内容快速变现
  • 行业影响力扩散
  • 作品版权保护
  • 300W+ 专业用户
  • 1.5W+ 优质创作者
  • 5000+ 长期合作伙伴
立即加入
  • 正文
    • 1.1 问题背景
    • 1.2 IP核形式FIFO异步复位要求
    • 1.3 XMP形式FIFO异步复位要求
  • 推荐器件
  • 相关推荐
  • 电子产业图谱
申请入驻 产业图谱

FIFO复位流程

09/03 18:55
1727
阅读需 4 分钟
加入交流群
扫码加入
获取工程师必备礼包
参与热点资讯讨论

1.1 问题背景

在FIFO的使用过程中不可避免的在某些应用下必须使用reset信号,将当前FIFO中数据清空,但是我们现在调用的xilinx的FIFO核在复位条件不满足时会偶现FIFO进入复位状态无法恢复,必须重新断上电才能恢复的问题,所以在使用FIFO时我们必须严格的按照datasheet上要求执行,以免出现异常。

1.2 IP核形式FIFO异步复位要求

IP核形式FIFO复位主要参考pg057-fifo-generator.pdf文档中说明。详见第3章RESET段描述。

其中reset要求如图1所示:

图1 FIFO Asynchronous Reset Socket Timing

结合文档详细说明,reset主要符合以下五点:

  • 如果不必要,则建议不例化reset信号。
  • 复位过程中读写时钟必须稳定,若过程中出现时钟不稳定,则等时钟稳定了再次进行一次复位。
  • 复位信号保持时间长度必须大于3个周期的慢时钟长度。
  • 复位过程中不允许有读写操作,即reset信号和wr_rst_busy信号任意一个为高的时候wr_en和rd_en信号必须为低。
  • 第2次复位在有wr_rst_busy指示信号时应等wr_rst_busy信号拉低,若无该信号则两次复位之间至少相隔6个周期的慢时钟长度。

1.3 XMP形式FIFO异步复位要求

XMP形式FIFO复位主要参考ug974-vivado-ultrascale-libraries.pdf文档中说明。详见第2章XMP_FIFO_ASYNC段描述.

其中reset要求如图2所示:

图2 XPM_FIFO RESET Behavior

结合文档详细说明,reset主要符合以下四点:

  • 复位信号必须与写时钟同步,复位有效时读写时钟必须都稳定。
  • 写复位过程中不允许有写信号;即reset信号、wr_rst_busy信号任意一个为高时不允许有wr_en信号为高
  • 读复位过程中不允许有读信号;即rd_rst_busy信号拉高时不允许rd_en信号为高
  • 第2次复位必须等第一次复位完成后才可进行,即wr_rst_busy信号拉低后才可以进行第二次复位。

总结

建议复位标志同时满足IP核和XMP的要求,方便代码移植和修改,但由于客观原因不能同时满足,则至少保证符合当前使用FIFO类型的要求。

若可以同时满足,则按照如下进行:

  • 复位信号必须与写时钟同步,复位有效时读写时钟必须同时稳定
  • 复位信号时间长度必须大于慢时钟的3个时钟周期长度
  • 在reset、wr_rst_busy、rd_rst_busy三个信号任意一个为高时,不允许有wr_en或rd_en拉高。
  • 第2次复位必须等上一次复位完成后才可使能,及必须等到wr_rst_busy、rd_rst_busy信号都拉低以后才能开启第二次复位流程。

推荐器件

更多器件
器件型号 数量 器件厂商 器件描述 数据手册 ECAD模型 风险等级 参考价格 更多信息
EP3C55F484I7N 1 Intel Corporation Field Programmable Gate Array, 55856 CLBs, 472.5MHz, 55856-Cell, CMOS, PBGA484, 23 X 23 MM, 2.60 MM HEIGHT, 1 MM PITCH, LEAD FREE, FBGA-484
$2838.44 查看
EP4CE55F23I8LN 1 Altera Corporation Field Programmable Gate Array, 3491 CLBs, 362MHz, 55856-Cell, PBGA484, 23 X 23 MM, 1 MM PITCH, LEAD FREE, FBGA-484
$173.1 查看
EPM2210F256A5 1 Altera Corporation Flash PLD, 11.2ns, 1700-Cell, CMOS, PBGA256,
暂无数据 查看

相关推荐

电子产业图谱

公益知识星球:95后创业者;CCF学生会员;知识星球:ESTJ-A,森森FPGA学术技术分享;微信公众号:Lucky时先生;需要合作,请联系微信:c1996sks,备注合作+单位

知乎