812
前面讲了很多串扰的相关问题，一般都是关于同层的信号线以及相互之间的线间距，但在很多注重成本的产品中，比如消费类的笔记本，在低端系列会使用双带线来进行布线。
双带线以宽边耦合和信号之间的额外串扰为代价的，对信号完整性是有影响的。
为了直观体现双带线和同层的带状线串扰的区别，搭建相关的仿真电路，得出相关的波形和数据如下图：
同层的信号与双带线，同样的间距下，双带线的串扰比同层信号之间的串扰要小，这是因为不同层之间多了介质厚度的因素。
但在实际的产品设计中，双带线是为了增加走线的密度，很多情况会存在相互之间有overlap重叠的情况。
带状线相互之间有不同的情况，不同的情况串扰是什么样的？仿真得出的波形和数据如下：
相关的数据整理如下：
相互之间没有overlap仅相邻，串扰幅值0.119mV
相互之间有一半线宽重叠，串扰幅值0.148 mV
相互之间完全重叠，串扰幅值0.159mV
既然双带线有串扰的问题，那如何减小双带线的串扰？有以下三种常见的措施：
1、斜角布线
双带线有重叠信号的走线，可以考虑交叉的走线方式，要求角度应不小于 30 度且不超过 150 度。
2、合理规划走线方式
在双带线的层面，一层规划水平走线，一层规划垂直走线，通过交叉走线方式，来减小相互间串扰。
3、控制并行走线的长度
由于走线密度的问题，不可避免双带线有并行走线的情况。这时候需要注意平行走线的长度，有的资料给出的经验＜400/freq（mil）其中 freq 以 GHz 为单位。比如PCIe3.0时，允许的最大并行长度是 400/4=100 mil。
除了上面三种常见措施，如果产品对板厚的管控不是硬性标准，还可以考虑加大介质厚度来减小串扰，比如增大双带线之间的介质厚度一倍，仿真的结果如下：
仿真的数据整理如下：
线与线紧紧相邻没有间距的情况，串扰幅值0.119mV-->0.071mV
线与线重复0.5W的情况，串扰幅值0.148mV-->0.081mV
线与线完全重复的情况，串扰幅值0.159mV-->0.085mV
也就是说，介质厚度增大一倍后，双带线是否overlap 重叠对串扰的影响已不是很大。
总结
在常规的叠层设计中，一般选择信号层和上下地平面相邻，以保证信号质量。在注重成本的产品设计中，相比于常规的叠层设计，拿掉一层core或者PP，换成双带线，同时为了保证PCB的板厚，就把双带线的介质厚度增大（介质厚度≥10H），以此来满足产品性能。
双带线的设计指导原则和很多层数比较多的产品，比如服务器，芯片测试板等，叠层设计会用到混压的方式是类似的，都是基于低成本又保证高性能的原则，信号完整性工程师的基本职责也是终极目标就是保证产品的高级性价比。
