1072
大侠好，欢迎来到FPGA技术江湖，江湖偌大，相见即是缘分。大侠可以关注FPGA技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源，或者一起煮酒言欢。“煮酒言欢”进入IC技术圈，这里有近100个IC技术公众号。
今天给大侠带来在FPAG技术交流群里平时讨论的问题答疑合集（一），以后还会多推出本系列，话不多说，上货。
FPGA技术交流群目前已有十多个群，QQ和微信均覆盖，有需要的大侠可以进群，一起交流学习，共同进步。
交流问题（一）
Q：两块fpga怎么做时钟同步呢？
A：要实现两块 FPGA 的时钟同步，可以考虑以下方法：
一、使用同源时钟
1. 外部时钟源
• 使用一个高精度的外部时钟源，如晶振，将其输出连接到两块 FPGA。确保时钟信号的质量和稳定性，避免信号衰减和噪声干扰。
• 可以选择合适的频率和时钟类型，以满足系统的需求。
2. 时钟分配网络
• 使用时钟分配芯片或模块，将外部时钟源的信号分配到两块 FPGA。这样可以确保时钟信号的相位和频率在两块 FPGA 之间保持一致。
• 时钟分配网络应具有低抖动和低偏移特性，以提高时钟同步的精度。
二、使用时钟同步协议
1. 同步时钟协议
• 可以使用同步时钟协议，如 IEEE 1588（Precision Time Protocol，精确时间协议）或其他自定义的同步协议，来实现两块 FPGA 之间的时钟同步。
• 这些协议通过在网络上交换时间信息，调整本地时钟，以实现高精度的时钟同步。
2. 硬件支持
• FPGA 通常具有硬件支持时钟同步协议的功能模块，如 PLL（Phase Locked Loop，锁相环）、DCM（Digital Clock Manager，数字时钟管理器）等。可以利用这些模块来实现时钟同步。
三、使用数据通信进行时钟同步
1. 数据传输协议
• 通过数据通信的方式，在两块 FPGA 之间传输时间戳或时钟信息，以实现时钟同步。
• 可以使用高速串行通信协议，如 PCI Express、Ethernet 等，或者自定义的数据传输协议。
2. 时钟恢复
• 在接收端的 FPGA 中，使用时钟恢复电路或算法，从接收到的数据中提取时钟信号，并与本地时钟进行同步。
四、注意事项
1. 时钟信号质量
• 确保时钟信号的质量，包括低抖动、低偏移、高稳定性等。可以使用时钟缓冲器、滤波器等器件来改善时钟信号质量。
• 避免时钟信号受到噪声、干扰和串扰的影响。
2. 时钟布线
• 合理规划时钟布线，尽量缩短时钟信号的传输路径，减少信号延迟和失真。
• 使用差分时钟信号和屏蔽布线可以提高时钟信号的抗干扰能力。
3. 时钟同步精度要求
• 根据系统的需求，确定所需的时钟同步精度。不同的应用场景可能对时钟同步的精度要求不同。
• 可以通过调整时钟同步算法的参数、增加时钟同步的频率等方式来提高同步精度。
总之，实现两块 FPGA 的时钟同步需要综合考虑时钟源、时钟分配、同步协议、数据通信等因素，并根据具体的应用需求选择合适的方法。在设计过程中，要注意时钟信号质量、布线和同步精度等问题，以确保系统的稳定运行。
交流问题（二）
Q：关于以太网通信，就是mac和phy芯片是怎么样稳定连接的？
关于以太网通信，有一个问题想要请教一下大家。
就是mac和phy芯片是怎么样稳定连接的，中间的具体步骤是什么。
因为我遇到了一个因为mac和phy的连接不稳定导致以太网不通的情况。
我的电路是处理器的gmac通过RGMII和phy芯片88e1111进行通信，然后phy芯片后接变压器和rj45接口连接到电脑的网口上。
但是在进行以太网通信时，不论是设置为自适应或者是强制十兆全双工，百兆全双工，千兆全双工，都无法建立稳定的链接。ping很难通，然后处理器一直重复打印连接上网络和网络断开。我可以确认phy芯片和电脑的链接是稳定的，读过phy芯片里面的状态寄存器，不管设置什么速率都是正常链接的。而且phy芯片所发出的时钟rx_clk也一直符合我设置的速率，电脑端设置百兆模式，rx_clk就是25M，电脑端设置十兆模式，rx_clk就是2.5M。而gmac所发出的时钟gtx_clk就不跟着我设置的速率变动，一直是2.5M的频率。
所以我认为是gmac和phy芯片的连接状态有问题导致通信不稳定的，所以想咨询下gmac和phy芯片之间有什么确认连接的步骤。
A：MAC和 PHY芯片之间的稳定连接通常需要以下步骤和相关设置：
1. 硬件连接：确保 GMAC与 PHY 芯片之间的 RGMII连接正确。包括数据线、时钟线（GTX_CLK 和 RX_CLK）、控制线（如 Tx_CTL、Rx_CTL 等）等的连接。
2. 时钟设置：GTX_CLK 时钟异常可能导致连接问题。检查 GMAC 输出的 GTX_CLK 时钟是否符合 RGMII 接口的规范和 PHY 芯片的要求。确保时钟频率在不同速率设置下正确切换。
3. 寄存器配置：通过 SMI对 PHY 芯片进行寄存器配置是关键步骤。MAC 层芯片使用 MDC和 MDIO与 PHY 芯片通信，读写其寄存器。需检查以下寄存器的设置：
• 自协商相关寄存器：确保自协商功能正常开启或根据需要进行正确的强制速率和双工模式设置。
• 连接状态寄存器：读取这些寄存器以确认 PHY 芯片是否正确检测到与对端的连接，并检查是否有错误或异常状态。
• 其他相关寄存器：根据 PHY 芯片的数据手册，检查可能影响连接稳定性的其他寄存器设置。
4. 电源和接地：确保 PHY 芯片的电源供应稳定，并且接地良好，以避免干扰和不稳定的情况。
5. 兼容性检查：虽然不同公司的 MAC 和 PHY 芯片通常遵循 IEEE 的规范以保证兼容性，但仍需确认两者之间的兼容性是否良好。可能需要查阅芯片的数据手册、参考设计或咨询芯片供应商，以确保它们在特定的应用场景下能够正常配合工作。
6. 软件驱动：确保设备的驱动程序正确安装且与硬件匹配。驱动程序可能需要进行适当的配置，例如设置 MAC 相关的控制位，以建立与 PHY 芯片的通讯并启用数据包的接收。
7. 链路完整性检测：PHY 芯片通常可以检测链路的完整性，例如是否存在载波信号。检查 PHY 芯片的相关寄存器或状态指示，以确定它是否正确检测到与电脑之间的链路。
8. 干扰和噪声排查：检查电路中是否存在可能导致信号干扰或噪声的因素，例如电磁干扰、电源波动等。可以采取适当的屏蔽、滤波等措施来减少干扰。
交流问题（三）
Q：请教大家一个问题，ZYNQ7020的PL端引脚可以配置为上拉输入或者下拉输入吗？
A：ZYNQ7020的PL端引脚可以配置为上拉输入或者下拉输入。
ZYNQ7000系列引脚主要分为 PSIO（ARM 处理系统的专用引脚）、SELECTIO（普通的 FPGA 引脚）、CONFIGURATION PINS IN BANK0（JTAG 类引脚等）、GTX PINS（高速串行收发引脚）、XADC PINS（模数转换引脚）等。其中 SELECTIO 引脚属于普通的 FPGA 引脚。
在进行引脚配置时，需要使用相关的开发工具（如 Vivado 等），通过设置引脚的属性来实现上拉或下拉输入的配置。具体的配置方法可能会因开发环境和项目需求而有所不同。
另外，ZYNQ7000 系列芯片的 PS（处理系统）端还提供了 MIO（多功能 I/O）和 EMIO（扩展多功能 I/O）。MIO 是 PS 端由 ARM 控制的固定引脚；EMIO 则是通过 PL 进行扩展的引脚，使用时需要分配 PL 端的引脚并消耗 PL 端资源。当 PS 端的 MIO 不够用时，可以通过配置 EMIO 来控制 PL 端的引脚。
今天先整理三个问题答疑，后续还会持续推出本系列。
下载ECAD模型
