学废晶振系列最终章：晶振电路常见问题分析以及PCB布局讲解

01、前言

关于晶振电路的选型计算，计划用3篇文章详细讲解，这是三篇文章的最后一篇，前两篇文章分享了晶振的类型，负载电容的选型，晶振和MCU匹配度的计算方法，作为晶振系列文章的最后一篇，本篇文章会着重介绍一下晶振的常见问题原因分析，还有就是比较重要的PCB布局讲解。

02、晶振电路常见问题分析

1）晶振过驱动：

所谓过驱动，就是晶振的实际工作电压以及电流过大，功耗过高。晶振出现过驱动会导致辐射干扰更大，功耗增加，工作不稳定，甚至导致晶振物理损坏。低频晶振容易出现这些问题，因为高频晶振的功耗相对较大，换句话说就是工作电流比较大，不容易出现这些问题。假设晶振的峰值电压接地电源电压VDD，可以用如下公式估算晶振的功耗（R1是晶振等效串联电阻）：

VDD一般来说就是电源电压，CL和C0分别是晶振的负载电容和寄生电容，但是有些晶振有ALC（幅度限制控制）功能，这个时候VDD电压就不是电源电压，VDD应该用晶振能获得的最大电压幅度来替代：大概是400-600mV。当环境温度降低或者供电电压过大时会出现过驱动的风险，所以晶振的实际功耗需要留有余量。

通过上面的公式我们可以知道，降低晶振功耗的方法：

1.选用R1（ESR）更低的晶振。

2.减小负载电容Cl,但是此方法会导致晶振频率增大，所以要慎重。

3.增大限流电阻Rs。

2）启动时间过长

一般来说低频晶振更容易产生此类问题，原因可能是环路增益不够，也可能和供电电源的电压上升时间（稳定时间）有关系。

3）温度和电压问题

一般来说高温和低电压条件下，晶振容易发生低环路增益和启动时间慢或者不启动。低温和高电压条件下容易发生增益过大，过驱动，损坏晶振，更容易受到谐波影响出现震荡，甚至停止工作，所以要注意负载电容一定要选用NP0或C0G类型的陶瓷电容,温度稳定性更高。

03、晶振电路PCB布局

1）晶振电路最好刷三防漆，减小水分，灰尘，温湿度对晶振电路的影响。

2）MCU电源要稳定，要做好滤波（去耦电容），这样可以降低晶振电路的信噪比。

3）晶振距离MCU越近越好，晶振电路外围加地环路。

4）高频信号线要远离晶振电路。

5）晶振电路下方要单独铺地（双层板），然后和MCU的地相连。多层板有完整地平面，只需加地环路即可。如果晶振是金属封装，铺地时，注意不要短路。

有问题欢迎在评论区留言交流哦！