芯片成品测试（FT）的技术难点

芯片成品测试（FT）的技术难点主要体现在测试工艺流程、测试方案开发方面：

1、测试工艺流程：大功率成品测试温度管控要求；数据及时监控及混料防控；低温测试温差与防结霜控制；静电防护与控制。

2、测试方案开发：测试程序开发要求多、设计难度大；测试板方案设计难度高；超大、超小尺寸产品治具设计要求。

具体分析如下：

1、测试工艺流程

1.1大功率成品测试温度管控要求

1）成品测试中大电流项目的功耗大，一般在200瓦以上，发热功率有数十瓦，如果无法在毫秒级时间内消散热量，会造成芯片的结温急剧升高数十度，对测试带来不利影响，因此测试过程中需要控制芯片温度波动在±1度内，控制难度高；

2）大功率产品测试中治具的热传导效率是温度稳定控制的关键，因此治具的结构设计要求高，选材难度大。

1.2数据及时监控及混料防控

1）由于待测产品体积小、数量多，芯片成品测试过程中存在混料叠料等风险，可能导致误测，测试作业管控难度高；

2）在测试过程中需要对数据进行实时解析和分析，实现对作业过程的实时监控和预警，从而及时发现并消除混料叠料风险。此过程中需要处理的数据量大、算法逻辑与硬件交互情况复杂，整体监控方案设计难度高。

1.3低温测试温差与防结霜控制

1）由于芯片测试过程中会自身发热，引起芯片结温的升高，造成芯片测试的实际结温高于其低温测试温度设定规格形成温差。此外，测试座和测试板存在物理连接，会造成测试座温度被传递到测试板上产生损耗，从而导致测试座和产品的测试温度不符合低温测试温度设定规格，形成温差。这些温差影响产品低温测试品质，相应的温控解决方案设计难度大；

2）测试过程中测试板正面在低温环境，背面在常温环境。测试板两面的温差会导致背面的温度低于环境温度，引起测试环境中水汽在测试板背面结霜，从而影响测试板的电气性能，进而影响测试结果，预防测试板结霜的治具设计难度高。

1.4静电防护与控制

1、芯片成品测试过程中，移动部件的高频率运动容易产生静电，其电压通常高达上千伏，静电会对芯片造成不同程度的伤害，影响芯片的功能和可靠性，控制静电产生的难度高；

2、针对作业中移动部件不断产生的电荷积累，需要设计适配的、高稳定的消散装置以控制静电，该等装置的设计有一定难度。

2、测试方案开发

2.1测试程序开发要求多、设计难度大

1）每个产品除需要正常量产的测试程序外，还需要质量抽检、产品特性分析等多个测试程序的开发，所需的开发周期较长；

2）面对终端客户产品分级的要求，需要设计测试程序以识别及划分产品的相关等级，测试程序的开发难度大；

3）产品测试完成后直接面向终端客户，测试程序开发的验证和验收环节复杂、难度大。

2.2测试板方案设计难度高

1）成品测试的电路板触点因测试过程中需要频繁接触，故易磨损，对电路布局设计的要求高；

2）成品测试需要对测试板和治具进行组合，限制了电路设计的元器件摆放和走线，增加了电路设计难度；

3）成品测试需要设计复杂的外围电路模拟产品实际使用环境，并需要考虑消除测试环境的干扰和影响，电路板设计难度高。

2.3超大、超小尺寸产品治具设计要求

1、超大尺寸治具需要考虑产品受力结构和产品承重的影响，并与芯片本身的封装形式匹配，设计难度高；

2、超小产品的治具设计需要考虑产品测试过程中的运动稳定性，设计难度高。

欢迎交流，来信请注明（公司、姓名、岗位）。