加入星计划,您可以享受以下权益:

  • 创作内容快速变现
  • 行业影响力扩散
  • 作品版权保护
  • 300W+ 专业用户
  • 1.5W+ 优质创作者
  • 5000+ 长期合作伙伴
立即加入
  • 正文
    • 1. 概述
    • 2. 资源概述
    • 3. Zynq-7000系列器件家族描述
    • 表4:内存映射 4. 订购信息
  • 推荐器件
  • 相关推荐
  • 电子产业图谱
申请入驻 产业图谱

ZYNQ 7000系列SoC器件手册:概述

06/17 16:30
6323
阅读需 8 分钟
加入交流群
扫码加入
获取工程师必备礼包
参与热点资讯讨论

引言:本文介绍下Xilinx ZYNQ 7000系列SoC功功能特性、资源特性、封装兼容性以及如何订购器件。

1. 概述

Zynq®-7000系列基于Xilinx全可编程(AP)SoC架构。这些产品在单个设备中集成了功能丰富的双核或单核ARM®Cortex™-A9处理系统(PS)和28nm Xilinx可编程逻辑(PL)。ARM Cortex-A9 CPU是PS的核心,还包括片上存储器、外部存储器接口和一组丰富的外围连接接口。典型的Zynq-7000 AP SoC 芯片上用户可见的接口和信号如图1所示。

图 1: Zynq-7000 AP SoC 的接口、信号和引脚

2. 资源概述

表1显示了Zynq-7000系列SoC主要资源特性。

表1:Zynq-7000系列SoC主要资源特性

表2:器件组合封装:最大I/O、GTP和GTX收发器

注意:

1.列出的所有封装均为无铅包装(SBG485,豁免15)。有些封装提供Pb选项。
2.CLG485封装中的Z-7012S和Z-7015器件以及SBG485封装的Z-7030器件是引脚对引脚兼容的。
3.PS I/O计数不包括专用DDR校准引脚。
4.HR=高范围I/O,支持1.2V到3.3V的I/O电压。
5.HP=高性能I/O,支持1.2V到1.8V的I/O电压。

表3:器件组合封装:最大I/O、GTP和GTX收发器(续)

表2中绿色虚线表明同一逻辑资源的器件,可以具有不同IO数量,红色虚线表明同一封装可以选择不同的逻辑资源,这样极大的增强了器件选择的灵活性。

通常满足初始设计要求的情况下,器件选型尽量选择封装兼容多的器件,硬件设计尽量兼容不同资源,可使后续产品增加功能可以直接原位替代资源少的器件即可。

3. Zynq-7000系列器件家族描述

Zynq-7000系列提供了FPGA的灵活性和可扩展性,同时提供了通常与ASIC和ASSP相关的性能、功耗和易用性。Zynq-7000系列中的一系列器件使设计师能够使用行业标准工具从单个平台瞄准成本敏感和高性能的应用程序

虽然Zynq-7000系列中的每个设备都包含相同的PS,但设备之间的PL和I/O资源各不相同。因此,Zynq-7000和Zynq-7000SOC能够服务于广泛的应用如图2所示,如汽车驾驶员辅助、驾驶员信息、工业电机控制、工业网络和机器视觉、IP和智能摄像头LTE无线电基带、医学诊断和成像等。

Zynq-7000体系结构允许在PL中实现自定义逻辑,在PS中实现自定义软件。它允许实现独特和差异化的系统功能。PS与PL的集成允许两个芯片解决方案(例如,带FPGA的ASSP)由于其有限的I/O带宽、延迟和功率预算而无法匹配的性能水平。图3展示了Zynq-7000 SoC总架构。

图4展示了Zynq-7000 SoC内部详细体系结构。

图4:Zynq-7000 SoC内部详细体系结构

赛灵思为Zynq-7000家族提供了大量的软IP。独立和Linux设备驱动程序可用于PS和PL中的外围设备。Vivado®Design

Suite开发环境使软件、硬件和系统工程师能够快速开发产品。采用基于ARM的PS还带来了广泛的第三方工具和IP提供商,并与Xilinx现有的PL生态系统相结合,如图5所示。

应用程序处理器的包含实现了对高级操作系统的支持,例如Linux。与Cortex-A9处理器一起使用的其他标准操作系统也可用于Zynq-7000系列。

PS和PL位于独立的电源域上,使这些设备的用户能够在需要时关闭PL进行电源管理。PS中的处理器总是首先启动,从而允许PL配置采用以软件为中心的方法。PL配置由CPU上运行的软件管理,因此它的引导类似于ASSP。

3.1 处理系统(PS)

如图4所示,PS包括四个主要块:

(1)应用处理器单元(APU)

图 6: 应用处理器单元的框图 (简化版)

(2)存储器接口

图3:PL接口到PS内存子系统框图

(3)互连

图 8:连接 PS 和 PL 的 AXI 互联和接口的构架

(4)I/O外围设备(IOP)

:9:MIO模块框图

图9中,EMIO与PL逻辑资源直接互联,并不直接连接外部IO管脚,通过EMIO可实现PS到PL IO扩展功能,EMIO接口扩展的IO需要进行物理管脚约束,而MIO不需要用户约束。

3.2 逻辑资源(PL)

PL的主要功能包括:CLB逻辑块、36Kb块RAM、DSP切片、可编程I/O块、低功率串行收发器(某些器件不包含)、PCI Express硬核、12位模数转换器(XADC)和PL配置模块,如图10所示。

图10:PL内部逻辑架构

3.3 系统级功能

系统级功能能横跨PS和PL,包括:重置管理、时钟管理、设备配置、硬件和软件调试支持、电源管理、重置管理。

3.4 内存映射

Zynq-7000系列中的设备支持4GB地址空间,如表4所示。

表4:内存映射
4. 订购信息

表5显示了不同设备中可用的速度和温度等级。某些设备可能不适用于所有速度和温度等级。表5:速度等级和温度范围

如图11所示,订购信息适用于包括无铅在内的所有封装。


图11:订购信息示例

1) 仅Z-7007S、Z-7012S和Z-7014S器件包含S;
2) -L1是低功率、-1L速度等级的订购代码;
3) -L2是低功率、-2L速度等级的订购代码;
4) CL为封装类型;
5) G:是否含铅选择;
6)484:封装管脚数;
7) C:温度等级:C:商业级,0~+85℃,I:工业级,-40℃~+85℃,
E:扩展等级,0℃~100℃。                                  

连续阅读:7系列FPGA器件手册:概述

欢迎关注FPGA技术实战公众号,喜欢就多多转发吧!

推荐器件

更多器件
器件型号 数量 器件厂商 器件描述 数据手册 ECAD模型 风险等级 参考价格 更多信息
A3P250-VQ100I 1 Microsemi Corporation Field Programmable Gate Array, 6144 CLBs, 250000 Gates, 350MHz, CMOS, PQFP100, 14 X 14 MM, 1 MM HEIGHT, 0.50 MM PITCH, VQFP-100

ECAD模型

下载ECAD模型
$29.79 查看
10M08SAE144C8G 1 Altera Corporation Field Programmable Gate Array, PQFP144, 22 X 22 MM, 0.50 MM PITCH, ROHS COMPLIANT, PLASTIC, EQFP-144

ECAD模型

下载ECAD模型
暂无数据 查看
EPM1270T144C5N 1 Intel Corporation Flash PLD, 10ns, 980-Cell, CMOS, PQFP144, 22 X 22 MM, 0.50 MM PITCH, LEAD FREE, TQFP-144

ECAD模型

下载ECAD模型
$79 查看

相关推荐

电子产业图谱

专注FPGA技术开发,涉及Intel FPGA、Xilinx FPGA技术开发,开发环境使用,代码风格、时序收敛、器件架构以及软硬件项目实战开发,个人公众号:FPGA技术实战。