2nm、1nm全靠它！High-NA EUV光刻机2025年末将正式商用

3纳米代工市场规模2026年将达到242亿美元，比今年（12亿美元）增加20倍以上。目前，三星电子是唯一一家宣布成功量产3纳米的企业。三星电子、台积电、英特尔等主要半导体企业开始引进EUV设备，随着工程技术的发展，预计3纳米将成为核心先进工艺。特别是用于生产制造2nm、1.8nm等制程的High-NA EUV光刻机初期版本将于明年年末引进，预计2025年末将正式商用。

近日，“2022半导体EUV生态系统全球会议”在韩国举行，韩国EUV最高权威、汉阳大学新材料工学部教授安镇浩，三星电子、SK海力士、ASML、应用材料（AMAT）、东京电子（TEL）等多家企业的专家出席了会议。另外，S&Estech、Park Systems、东进SEMECHEM等主要材料、零部件、装备企业也分享了各自的研究成果。

安镇浩教授表示：“High-NA EUV设备的价格为每台5000亿韩元，是现有EUV的2倍， 可将配置成本和流程效率分别提高50%和60%， 引入 必不可少，正式适用量产的时间将在2025年底至2026年。

对于实际设备产量，他解释说：“到2026年，EUV设备产量将比2020年增加3倍，达到90多台，High-NA EUV设备计划到2028年年产20台。”

但为了引进High-NA EUV，还有很多课题需要解决。因为随着电路的微小化，即使是微小的缺陷也会大大减少良率，EUV光子的高能也会导致多种模式缺陷。

直接使用EUV设备的三星电子和SK海力士也对High-NA EUV设备商用化高度关注。三星电子代工事业部首席研究员朴炳宰强调：“代工市场中3纳米先端工程市场规模将从今年的12亿美元增加到2026年的242亿美元，年均增长8.5%。随着3纳米工程比重的提高，营造EUV生态系统非常重要。”

Gartner表示，代工市场今年年底最大的占比的工艺为5纳米和7纳米（369亿美元）。但5纳米和7纳米的比重将逐渐减少，而3纳米的比重将迅速增加。

过去，半导体企业为了抑制泄漏电流和精细化制造工艺，开发了FinFET晶体管技术。流过电流的通道被称为“3D晶体管”，因为门是围绕三面的方式。现在，随着电路线宽变得更薄，即使使用引脚，也很难正常发送电流。

因此出现了晶体管门包围4个通道的技术。这就是新一代晶体管结构Gate-All-Around，GAA。三星电子今年6月成功实现了以GAA为基础的3纳米量产，成为了话题。值得一提的是，三星电子没有在中间放入纳米线，而是选择了纳米片等其他的方法。这就是MBCFET技术。

朴炳宰强调：“如果使用MBCFET，在工艺自由度方面也会得到改善。MBCFET可以提供更低的工作电压，更高的电流效率（即驱动电流能力）和高设计灵活性。相反，MBCFET的性能和功率会增加到相似的水平，因此效率更高。”

随着EUV市场需求的增长，半导体设备企业正在积极开发相关设备。全球唯一的EUV设备生产企业ASML正在扩充EUV设备生产能力。ASML韩国理事李明圭表示：“与初期相比，现在EUV设备非常稳定。今年EUV设备出货50台以上，明年将比这更多。”AMAT韩国理事姜相吉表示：“我们正在开发减少EUV光罩次数，同时尽量减少电路缺陷的技术。AMAT期待通过该技术提高EUV工艺的生产效率。他还解释说，正在与三星电子、SK海力士进行合作。

来源：IC TIME编译