2849
作者：Tal Dekel, Senior Software Team Leader, CEVA
技术世界瞬息万变。尽管技术进步的节奏飞快，新颖且富有吸引力的市场机会不断涌现，但有一些事情始终从未改变。这就是加快产品上市速度、提高工作效率，进而提高产品公司盈利能力的驱动力。多年来，芯片设计的复杂度与日俱增。大多数基于芯片的产品都需要运行软件才能发挥作用。当我们发布某个产品时，硬件和软件都需要准备就绪。这就要求我们，在完成硬件出货准备的同时，也要完成软件的开发、测试以及出货准备。因此，在开始进行硬件开发时，我们几乎需要同时开始软件开发。让一切更具挑战的是，硬件系统的某些部分在开发过程可能已遭定义和/或修改。相应的，硬件/软件共同开发和共同验证已成为产品开发的基石。这样一来的结果就是，我们必须在芯片和电路板可用之前进行软件与硬件的集成。
为了适应和应对这些挑战，工作效率方法、工具及平台会定期推向市场，以降低风险和缩短开发时间。虚拟仿真平台就是这样的一种平台。
虚拟仿真平台与 SystemC 模拟器
虚拟仿真平台通过软件来表示硬件系统的各种组件，因此开发人员可以持续进行软件开发，直到相应的硬件可用为止。作为一种编程语言，SystemC 可用于将硬件和软件描述指定为抽象行为模型。SystemC 还提供事件驱动型仿真接口，开发人员可以通过该接口模拟并发进程。即使尚未设计系统的某些部分，开发人员也可以为 SoC 仿真生成完整系统的可执行模型。从本质上讲，典型的虚拟仿真平台是基于 SystemC 的模拟器。
虚拟平台模拟器 (VPS) 的价值
利用 VPS，软件开发甚至能够处于芯片开发、FPGA 原型设计甚至 RTL 仿真之前。一方面，在实际硬件上开发软件更好；但在另一方面，使用虚拟硬件确实有一些好处。出于软件开发目的，开发人员可以更好地控制和监控虚拟硬件。利用 VPS 可完全掌控系统所有部分，并且还可能重新创建可能难以用实际硬件重复的错误条件。虚拟平台还增强了硬件和软件团队成员之间的互动和沟通。总而言之，VPS 可简化硬件验证、软件开发、调试和硬件/软件集成的流程并提升其效率。
CEVA SoC 模拟器
CEVA SoC 模拟器提供集成 System-C 仿真环境，允许系统工程师、架构师和软件开发人员在硅前阶段进行建模、分析和调试。该虚拟模拟器可用于架构定义和快速原型设计，并可用作有效的 IP 评估和概念验证 (PoC) 工具。该模拟器支持所有 CEVA IP 内核，包括矢量和标量 DSP 内核以及硬件加速器。它能够与 MATLAB 无缝对接，以便用于开发算法和测试。CEVA 客户可以在 FPGA 平台上模拟他们的系统以进行最终验证。
主要特点
- 包括用于可视化与配置 AXI、APB 和直接连接的 SoC 连接的 GUI
- 提供 AXI 和 APB 主从事务处理日志
- 通过 API 连接到处理器调试器，允许单步调试源代码
- 允许通过几行 SystemC 代码以及配置文件和主 SystemC 顶部中的定义轻松添加新硬件模块
- 允许新添加的模块连接到 AXI/APB 和 CEVA 内核并访问共享内存
PentaG-RAN 和 SystemC 模拟器
5G 设计非常复杂，涉及许多专业组件，包括 5G PHY 链、5G 软件模块、驱动程序、DSP 内核、库、RTOS 等。为了加速采用，CEVA 最近宣布推出其 PentaG-RAN 产品，这是业界首个用于 5G RAN ASIC 的基带平台 IP，面向 5G 基础设施市场。此 PentaG-RAN 平台架构提供完整解决方案，功耗和面积仅为基于 FPGA 和 COTS CPU 的替代解决方案的十分之一。它还通过将客户的专有 IP 与各种 CEVA 加速器混合搭配在一起提供定制机会。
有了 CEVA 的 VPS，其中包括用于主要处理链和波束成形用例的参考软件，PentaG-RAN 许可方可以进一步加快上市时间。
总结
如本文所述，虚拟仿真平台对于加速 5G 芯片开发非常有用，而且必不可少。CEVA 的 SystemC 模拟器可用作虚拟平台模拟器，不仅可用于 5G 芯片开发，还可用于任何包含 CEVA DSP 和硬件加速器的 SoC 开发。CEVA 客户可以访问 SoC 模拟器和 IDE。通过将各种 CEVA PentaG 平台 IP 和虚拟平台模拟器相结合，相关公司可以轻松高效地将产品快速推向市场。
下载ECAD模型
